5秒后页面跳转
捷配首页

Datasheet > ICS8745BM-21T
ICS8745BM-21T PDF预览

ICS8745BM-21T

更新时间： 2024-09-30 19:52:47
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
19页 840K
描述
PLL Based Clock Driver, 8745 Series, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50 X 12.80 MM, 2.30 MM HEIGHT, MS-013, MO-119, SOIC-20

阅读下载

中文翻译

获取价格

ICS8745BM-21T 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：7.50 X 12.80 MM, 2.30 MM HEIGHT, MS-013, MO-119, SOIC-20针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.91系列：8745
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G20
JESD-609代码：e0长度：12.8 mm
逻辑集成电路类型：PLL BASED CLOCK DRIVER功能数量：1
反相输出次数：端子数量：20
实输出次数：1最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：NOT SPECIFIED
传播延迟（tpd）：3.7 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.035 ns座面最大高度：2.65 mm
最大供电电压 (Vsup)：3.465 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
温度等级：COMMERCIAL端子面层：TIN LEAD
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.5 mm最小 fmax：31.25 MHz
Base Number Matches：1

ICS8745BM-21T 数据手册

 浏览型号ICS8745BM-21T的Datasheet PDF文件第2页浏览型号ICS8745BM-21T的Datasheet PDF文件第3页浏览型号ICS8745BM-21T的Datasheet PDF文件第4页浏览型号ICS8745BM-21T的Datasheet PDF文件第5页浏览型号ICS8745BM-21T的Datasheet PDF文件第6页浏览型号ICS8745BM-21T的Datasheet PDF文件第7页 
1:1 DIFFERENTIAL-TO-LVDS ZERO DELAY  
CLOCK GENERATOR  
ICS8745B-21  
Description  
Features  
The ICS8745B-21 is a highly versatile 1:1 LVDS  
• One differential LVDS output designed to meet  
or exceed the requirements of ANSI TIA/EIA-644  
One differential feedback output pair  
S
IC  
Clock Generator and a member of the HiPerClockS™  
f family of High Performance Clock Solutions from  
IDT. The ICS8745B-21 has a fully integrated PLL  
and can be configured as zero delay buffer,  
HiPerClockS™  
• Differential CLK, CLK input pair  
• CLKx, CLKx pair can accept the following differential  
multiplier or divider, and has an output frequency range of  
31.25MHz to 700MHz. The Reference Divider, Feedback Divider  
and Output Divider are each programmable, thereby allowing for  
the following output-to-input frequency ratios: 8:1, 4:1, 2:1, 1:1,  
1:2, 1:4, 1:8. The external feedback allows the device to achieve  
“zero delay” between the input clock and the output clock. The  
PLL_SEL pin can be used to bypass the PLL for system test and  
debug purposes. In bypass mode, the reference clock is routed  
around the PLL and into the internal output dividers.  
input levels: LVPECL, LVDS, LVHSTL, HCSL, SSTL  
• Output frequency range: 31.25MHz to 700MHz  
• Input frequency range: 31.25MHz to 700MHz  
• VCO range: 250MHz to 700MHz  
• External feedback for “zero delay” clock regeneration  
with configurable frequencies  
• Programmable dividers allow for the following output-to-input  
frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8  
• Cycle-to-cycle jitter: 30ps (maximum)  
• Output skew: 35ps (maximum)  
• Static phase offset: 25ps 125ps  
• Full 3.3V supply voltage  
• 0°C to 70°C ambient operating temperature  
• Available in both standard (RoHS 5) and lead-free (RoHS 6)  
packages  
Pin Assignment  
Block Diagram  
Pullup  
PLL_SEL  
Q
Q
CLK  
CLK  
MR  
1
2
20 SEL1  
19  
SEL0  
÷1, ÷2, ÷4, ÷8,  
0
÷16, ÷32,÷64  
3
4
18 VDD  
17 PLL_SEL  
FB_IN  
Pulldown  
Pullup  
CLK  
CLK  
QFB  
QFB  
1
FB_IN  
SEL2  
VDDO  
5
6
7
16  
15  
14  
13  
12  
11  
VDDA  
SEL3  
GND  
Q
PLL  
QFB  
QFB  
GND  
8
Q
VDDO  
9
10  
8:1, 4:1, 2:1, 1:1,  
1:2, 1:4, 1:8  
Pulldown  
Pullup  
FB_IN  
FB_IN  
ICS8745B-21  
20-Lead SOIC  
7.5mm x 12.8mm x 2.3mm package body  
M Package  
Pulldown  
Pulldown  
Pulldown  
Pulldown  
Pulldown  
Top View  
SEL0  
SEL1  
SEL2  
SEL3  
MR  
IDT™ / ICS™ LVDS ZERO DELAY CLOCK GENERATOR  
1
ICS8745BM-21REV. C APRIL 17, 2007  
1234567...19

中文翻译

下载PDF

与ICS8745BM-21T相关器件

型号 品牌 获取价格 描述 数据表
ICS8745BMI-21 IDT

获取价格

 		PLL Based Clock Driver, 8745 Series, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50
ICS8745BMI-21LF IDT

获取价格

 		PLL Based Clock Driver, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50 X 12.80 MM, 2
ICS8745BMI-21LFT IDT

获取价格

 		PLL Based Clock Driver, 8745 Series, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50
ICS8745BMI-21T IDT

获取价格

 		PLL Based Clock Driver, 1 True Output(s), 0 Inverted Output(s), PDSO20, 7.50 X 12.80 MM, 2
ICS8745BY ICSI

获取价格

 		1:5 DIFFERENTIAL-TO-LVDS ZERO DELAY CLOCK GENERATOR
ICS8745BYI IDT

获取价格

 		PLL Based Clock Driver, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8745BYILF IDT

获取价格

 		PLL Based Clock Driver, 8745 Series, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7
ICS8745BYILFT IDT

获取价格

 		PLL Based Clock Driver, 8745 Series, 5 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7
ICS8745BYLF ICSI

获取价格

 		1:5 DIFFERENTIAL-TO-LVDS ZERO DELAY CLOCK GENERATOR
ICS8745BYLFT ICSI

获取价格

 		1:5 DIFFERENTIAL-TO-LVDS ZERO DELAY CLOCK GENERATOR

与ICS8745BM-21T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证