Datasheet > HY5V62DLF-55

HY5V62DLF-55

更新时间： 2024-02-12 01:08:25

品牌	Logo	应用领域
海力士 - HYNIX		时钟动态存储器内存集成电路
页数	文件大小	规格书
13页	1750K
描述
Synchronous DRAM, 2MX32, 5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, FBGA-90

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5V62DLF-55 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA90,9X15,32
针数：	90	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.02
风险等级：	5.92	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	5 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	183 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	R-PBGA-B90
长度：	13 mm	内存密度：	67108864 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	32
功能数量：	1	端口数量：	1
端子数量：	90	字数：	2097152 words
字数代码：	2000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	2MX32	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA90,9X15,32	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
刷新周期：	4096	座面最大高度：	1.2 mm
自我刷新：	YES	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.002 A	子类别：	DRAMs
最大压摆率：	0.26 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	8 mm
Base Number Matches：	1

HY5V62DLF-55 数据手册

111Preliminary

Synchronous DRAM Memory 64Mbit (2Mx32bit)

HY5V62D(L/S)F(P) Series

DC CHARACTERISTICS II (TA= 0 to 70 C)

Speed

Parameter

Symbol

Test Condition

Unit

Note

Burst length=1, One bank active

tRC ≥ tRC(min), IOL=0mA

Operating Current

IDD1

190

180

170

Precharge Standby Cur- IDD2P

rent

CKE ≤ VIL(max), tCK = 15ns

IDD2PS CKE ≤ VIL(max), tCK = ∞

in Power Down Mode

CKE ≥ VIH(min), CS ≥ VIH(min), tCK =

15ns

Precharge Standby Cur-

rent

IDD2N Input signals are changed one time dur-

ing 2clks.

in Non Power Down

Mode

All other pins ≥ VDD-0.2V or ≤ 0.2V

CKE ≥ VIH(min), tCK = ∞

IDD2NS

Input signals are stable.

IDD3P

IDD3PS CKE ≤ VIL(max), tCK = ∞

CKE ≥ VIH(min), CS ≥ VIH(min), tCK =

CKE ≤ VIL(max), tCK = 15ns

Active Standby Current

in Power Down Mode

15ns

IDD3N Input signals are changed one time dur-

ing 2clks.

Active Standby Current

in Non Power Down

Mode

All other pins ≥ VDD-0.2V or ≤ 0.2V

CKE ≥ VIH(min), tCK = ∞

IDD3NS

Input signals are stable.

Burst Mode Operating

Current

tCK ≥ tCK(min), IOL=0mA

All banks active

IDD4

IDD5

CL=3

260

235

240

210

Auto Refresh Current

tRC ≥ tRC(min), All banks active

220

Normal

Low Power

0.8

Self Refresh Current

IDD6

CKE ≤ 0.2V

Super Low

Power

450

Note: 1. IDD1 and IDD4 depend on output loading and cycle rates. Specified values are measured with the output open

2. Min. of tRC (Refresh RAS cycle time) is shown at AC CHARACTERISTICS II

3. HY5V62DF(P) Series

4. HY5V62DLF(P) Series

5. HY5V62DSF(P) Series

Rev. 0.3 / Feb. 2005

1...6 7 8910 11 12 13

下载PDF

与HY5V62DLF-55相关器件

型号	品牌	描述	获取价格	数据表
HY5V62DLF-6	HYNIX	Synchronous DRAM, 2MX32, 5.5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, FB	获取价格
HY5V62DLF-7	HYNIX	Synchronous DRAM, 2MX32, 5.5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, FB	获取价格
HY5V62DLFP-55	HYNIX	Synchronous DRAM, 2MX32, 5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LEAD	获取价格
HY5V62DLFP-6	HYNIX	Synchronous DRAM, 2MX32, 5.5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LE	获取价格
HY5V62DLFP-7	HYNIX	Synchronous DRAM, 2MX32, 5.5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LE	获取价格
HY5V62DSF-55	HYNIX	Synchronous DRAM, 2MX32, 5ns, CMOS, PBGA90, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, FBGA	获取价格

与HY5V62DLF-55相关文章

资料手册解读：UC3842参数和管脚说明
2024-05-22

3
一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

4
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

3
PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

16

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V62DLF-55

HY5V62DLF-55 技术参数

HY5V62DLF-55 数据手册

与HY5V62DLF-55相关器件

与HY5V62DLF-55相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HY5V62DLF-55

HY5V62DLF-55 技术参数

HY5V62DLF-55 数据手册

与HY5V62DLF-55相关器件

与HY5V62DLF-55相关文章

您还可以找

您在本页遇到什么问题？