Datasheet > HY5V58BF-P

HY5V58BF-P

更新时间： 2024-02-19 15:21:56

品牌	Logo	应用领域
海力士 - HYNIX		时钟动态存储器内存集成电路
页数	文件大小	规格书
14页	268K
描述
Synchronous DRAM, 32MX8, 6ns, CMOS, PBGA54, 8 X 13.50 MM, 0.80 MM PITCH, FBGA-54

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HY5V58BF-P 技术参数

生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	TFBGA, BGA54,9X9,32	针数：	54
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.24	风险等级：	5.84
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	6 ns
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	100 MHz
I/O 类型：	COMMON	交错的突发长度：	1,2,4,8
JESD-30 代码：	R-PBGA-B54	JESD-609代码：	e1
长度：	13.5 mm	内存密度：	268435456 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	8
功能数量：	1	端口数量：	1
端子数量：	54	字数：	33554432 words
字数代码：	32000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32MX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA54,9X9,32	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	电源：	3.3 V
认证状态：	Not Qualified	刷新周期：	8192
座面最大高度：	1.07 mm	自我刷新：	YES
连续突发长度：	1,2,4,8,FP	最大待机电流：	0.001 A
子类别：	DRAMs	最大压摆率：	0.2 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
宽度：	8 mm	Base Number Matches：	1

HY5V58BF-P 数据手册

HY5V58B(L)F

Ball DESCRIPTION

Ball

Ball NAME

DESCRIPTION

The system clock input. All other inputs are registered to the SDRAM on the

rising edge of CLK

CLK

Clock

Controls internal clock signal and when deactivated, the SDRAM will be one

of the states among power down, suspend or self refresh

CKE

Clock Enable

Chip Select

Enables or disables all inputs except CLK, CKE and DQM

Selects bank to be activated during RAS activity

Selects bank to be read/written during CAS activity

BA0, BA1

Bank Address

Row Address : RA0 ~ RA12, Column Address : CA0 ~ CA9

Auto-precharge flag : A10

A0 ~ A12

Address

Row Address Strobe, Col-

umn Address Strobe, Write

Enable

RAS, CAS and WE define the operation

Refer function truth table for details

RAS, CAS, WE

DQM

Data Input/Output Mask

Data Input/Output

Controls output buffers in read mode and masks input data in write mode

Multiplexed data input / output Ball

DQ0 ~ DQ7

VDD/VSS

VDDQ/VSSQ

Power Supply/Ground

Data Output Power/Ground

No Connection

Power supply for internal circuits and input buffers

Power supply for output buffers

No connection

Rev. 0.1/Apr. 02

1 234 5 6 7...14

下载PDF

与HY5V58BF-P相关器件

型号	品牌	描述	获取价格	数据表
HY5V58BLF	ETC	32Mx8\|3.3V\|8K\|H/8/P/S\|SDR SDRAM - 256M	获取价格
HY5V58BLF-8	HYNIX	Synchronous DRAM, 32MX8, 6ns, CMOS, PBGA54, 8 X 13.50 MM, 0.80 MM PITCH, FBGA-54	获取价格
HY5V58BLF-H	HYNIX	Synchronous DRAM, 32MX8, 5.4ns, CMOS, PBGA54, 8 X 13.50 MM, 0.80 MM PITCH, FBGA-54	获取价格
HY5V58BLF-S	HYNIX	Synchronous DRAM, 32MX8, 6ns, CMOS, PBGA54, 8 X 13.50 MM, 0.80 MM PITCH, FBGA-54	获取价格
HY5V62CF	HYNIX	4 Banks x 512K x 32Bit Synchronous DRAM	获取价格
HY5V62CF-7	HYNIX	4 Banks x 512K x 32Bit Synchronous DRAM	获取价格