5秒后页面跳转
HY57V561620LT-8 PDF预览

HY57V561620LT-8

更新时间: 2024-02-08 08:12:44
品牌 Logo 应用领域
海力士 - HYNIX 存储内存集成电路光电二极管动态存储器时钟
页数 文件大小 规格书
13页 153K
描述
4Banks x 4M x 16Bit Synchronous DRAM

HY57V561620LT-8 技术参数

是否无铅: 含铅是否Rohs认证: 不符合
生命周期:Obsolete零件包装代码:TSOP2
包装说明:TSOP2, TSOP54,.46,32针数:54
Reach Compliance Code:compliantECCN代码:EAR99
HTS代码:8542.32.00.24风险等级:5.79
Is Samacsys:N访问模式:FOUR BANK PAGE BURST
最长访问时间:6 ns其他特性:AUTO/SELF REFRESH
最大时钟频率 (fCLK):125 MHzI/O 类型:COMMON
交错的突发长度:1,2,4,8JESD-30 代码:R-PDSO-G54
长度:22.22 mm内存密度:268435456 bit
内存集成电路类型:SYNCHRONOUS DRAM内存宽度:16
功能数量:1端口数量:1
端子数量:54字数:16777216 words
字数代码:16000000工作模式:SYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:16MX16输出特性:3-STATE
封装主体材料:PLASTIC/EPOXY封装代码:TSOP2
封装等效代码:TSOP54,.46,32封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, THIN PROFILE峰值回流温度(摄氏度):NOT SPECIFIED
电源:3.3 V认证状态:Not Qualified
刷新周期:8192座面最大高度:1.2 mm
自我刷新:YES连续突发长度:1,2,4,8,FP
最大待机电流:0.002 A子类别:DRAMs
最大压摆率:0.26 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子形式:GULL WING
端子节距:0.8 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIED宽度:10.16 mm
Base Number Matches:1

HY57V561620LT-8 数据手册

 浏览型号HY57V561620LT-8的Datasheet PDF文件第1页浏览型号HY57V561620LT-8的Datasheet PDF文件第3页浏览型号HY57V561620LT-8的Datasheet PDF文件第4页浏览型号HY57V561620LT-8的Datasheet PDF文件第5页浏览型号HY57V561620LT-8的Datasheet PDF文件第6页浏览型号HY57V561620LT-8的Datasheet PDF文件第7页 
HY57V561620(L)T  
PIN CONFIGURATION  
VDD  
DQ0  
1
2
3
4
5
6
7
8
9
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
VSS  
DQ15  
V
SSQ  
DQ14  
DQ13  
V
DDQ  
DQ1  
DQ2  
V
SSQ  
V
DDQ  
DQ3  
DQ4  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ5 10  
DQ6 11  
V
12  
DQ7 13  
14  
V
DDQ  
DQ8  
SSQ  
54pin TSOP II  
400mil x 875mil  
0.8mm pin pitch  
V
V
SS  
NC  
DD  
LDQM 15  
/WE 16  
/CAS 17  
/RAS 18  
/CS 19  
BA0 20  
BA1 21  
A10/AP 22  
A0 23  
UDQM  
CLK  
CKE  
A12  
A11  
A9  
A8  
A7  
A6  
A1 24  
A2 25  
A3 26  
A5  
A4  
V
SS  
V
DD  
27  
PIN DESCRIPTION  
PIN  
PIN NAME  
DESCRIPTION  
The system clock input. All other inputs are registered to the SDRAM on the  
rising edge of CLK  
CLK  
Clock  
Controls internal clock signal and when deactivated, the SDRAM will be one  
of the states among power down, suspend or self refresh  
CKE  
CS  
Clock Enable  
Chip Select  
Enables or disables all inputs except CLK, CKE, UDQM and LDQM  
Selects bank to be activated during RAS activity  
Selects bank to be read/written during CAS activity  
BA0, BA1  
A0 ~ A12  
Bank Address  
Row Address : RA0 ~ RA12, Column Address : CA0 ~ CA8  
Auto-precharge flag : A10  
Address  
Row Address Strobe, Col-  
umn Address Strobe, Write  
Enable  
RAS, CAS and WE define the operation  
Refer function truth table for details  
RAS, CAS, WE  
UDQM, LDQM  
DQ0 ~ DQ15  
VDD/VSS  
Data Input/Output Mask  
Data Input/Output  
Controls output buffers in read mode and masks input data in write mode  
Multiplexed data input / output pin  
Power Supply/Ground  
Data Output Power/Ground  
No Connection  
Power supply for internal circuits and input buffers  
Power supply for output buffers  
VDDQ/VSSQ  
NC  
No connection  
Revision 1.8 / Apr.01  

与HY57V561620LT-8相关器件

型号 品牌 描述 获取价格 数据表
HY57V561620LT-H HYNIX 4Banks x 4M x 16Bit Synchronous DRAM

获取价格

HY57V561620LT-HI ETC x16 SDRAM

获取价格

HY57V561620LT-HP HYNIX 4Banks x 4M x 16Bit Synchronous DRAM

获取价格

HY57V561620LT-I HYNIX 4 Banks x 4M x 16Bit Synchronous DRAM

获取价格

HY57V561620LT-P HYNIX 4Banks x 4M x 16Bit Synchronous DRAM

获取价格

HY57V561620LT-S HYNIX 4Banks x 4M x 16Bit Synchronous DRAM

获取价格