5秒后页面跳转
HMU65756K-9 PDF预览

HMU65756K-9

更新时间: 2024-02-13 15:22:35
品牌 Logo 应用领域
TEMIC 静态存储器光电二极管内存集成电路
页数 文件大小 规格书
7页 103K
描述
Standard SRAM, 32KX8, 35ns, CMOS, PDSO28,

HMU65756K-9 技术参数

生命周期:Obsolete零件包装代码:SOJ
包装说明:SOJ,针数:28
Reach Compliance Code:unknownECCN代码:EAR99
HTS代码:8542.32.00.41风险等级:5.84
最长访问时间:35 nsJESD-30 代码:R-PDSO-J28
长度:17.9 mm内存密度:262144 bit
内存集成电路类型:STANDARD SRAM内存宽度:8
功能数量:1端子数量:28
字数:32768 words字数代码:32000
工作模式:ASYNCHRONOUS最高工作温度:85 °C
最低工作温度:-40 °C组织:32KX8
封装主体材料:PLASTIC/EPOXY封装代码:SOJ
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
并行/串行:PARALLEL认证状态:Not Qualified
座面最大高度:3.3 mm标称供电电压 (Vsup):5 V
表面贴装:YES技术:CMOS
温度等级:INDUSTRIAL端子形式:J BEND
端子节距:1.27 mm端子位置:DUAL
宽度:7.495 mm

HMU65756K-9 数据手册

 浏览型号HMU65756K-9的Datasheet PDF文件第1页浏览型号HMU65756K-9的Datasheet PDF文件第2页浏览型号HMU65756K-9的Datasheet PDF文件第3页浏览型号HMU65756K-9的Datasheet PDF文件第4页浏览型号HMU65756K-9的Datasheet PDF文件第6页浏览型号HMU65756K-9的Datasheet PDF文件第7页 
MATRA MHS  
HM 65756  
Write Cycle 1 : W Controlled (note 9)  
Write Cycle 2 : CS controlled (note 9)  
Note :  
9. The internal write of the memory is defined by the overlap of CS LOW and W LOW to initiate a write and either signal can  
terminate a write by going HIGH. The data input setup and hold timing should be referenced to rising edge of the signal that  
terminates the write.  
Data out will be high impedance if OE = VIH.  
Rev. C (11/04/95)  
5

与HMU65756K-9相关器件

型号 品牌 描述 获取价格 数据表
HMU65756K-9:R ATMEL Standard SRAM, 32KX8, 35ns, CMOS, PDSO28, SO-28

获取价格

HMU65756K-9:RD TEMIC Standard SRAM, 32KX8, 35ns, CMOS, PDSO28, SO-28

获取价格

HMU65756K-A:RD TEMIC Standard SRAM, 32KX8, 35ns, CMOS, PDSO28, SO-28

获取价格

HMU65756M-5 TEMIC Standard SRAM, 32KX8, 45ns, CMOS, PDSO28,

获取价格

HMU65756M-5:R ATMEL Standard SRAM, 32KX8, 45ns, CMOS, PDSO28,

获取价格

HMU65756M-5:RD ATMEL 暂无描述

获取价格