Datasheet > EP20K100FC324-1

EP20K100FC324-1

更新时间： 2024-02-13 10:55:09

品牌	Logo	应用领域
其他 - ETC		现场可编程门阵列可编程逻辑输入元件栅 LTE
页数	文件大小	规格书
114页	1501K
描述
Field Programmable Gate Array (FPGA)

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EP20K100FC324-1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	BGA
包装说明：	BGA,	针数：	324
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.03	JESD-30 代码：	S-PBGA-B324
JESD-609代码：	e1	长度：	19 mm
专用输入次数：	4	I/O 线路数量：	252
端子数量：	324	最高工作温度：	85 °C
最低工作温度：		组织：	4 DEDICATED INPUTS, 252 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	260
可编程逻辑类型：	LOADABLE PLD	传播延迟：	2.5 ns
认证状态：	Not Qualified	座面最大高度：	3.5 mm
最大供电电压：	2.625 V	最小供电电压：	2.375 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	40	宽度：	19 mm
Base Number Matches：	1

EP20K100FC324-1 数据手册

APEX 20K

Programmable Logic

Device Family

May 2001, ver. 3.7

Data Sheet

ꢀ

Industry’s first programmable logic device (PLD) incorporating

system-on-a-programmable-chip (SOPC) integration

–

Features...

MultiCore^TMarchitecture integrating look-up table (LUT) logic,

product-term logic, and embedded memory

–

LUT logic used for register-intensive functions

Embedded system block (ESB) used to implement memory

functions, including first-in first-out (FIFO) buffers, dual-port

RAM, and content-addressable memory (CAM)

ESB implementation of product-term logic used for

combinatorial-intensive functions

–

ꢀ

High density

–

30,000 to 1.5 million typical gates (see Tables 1 and 2)

Up to 51,840 logic elements (LEs)

Up to 442,368 RAM bits that can be used without reducing

available logic

–

Up to 3,456 product-term-based macrocells

Table 1. APEX 20K Device Features

Note (1)

Feature

EP20K30E EP20K60E EP20K100 EP20K100E EP20K160E EP20K200

EP20K200E

Maximum

system

gates

113,000

30,000

162,000

60,000

263,000

100,000

263,000

404,000

526,000

Typical

gates

100,000

160,000

200,000

LEs

1,200

2,560

4,160

6,400

8,320

ESBs

Maximum

RAM bits

24,576

32,768

53,248

81,920

106,496

Maximum

192

128

256

196

416

252

416

246

640

316

832

382

832

376

macrocells

Maximum

user I/O

pins

Altera Corporation

A-DS-APEX20K-03.7

12 3 4 5 6 7...114

下载PDF

与EP20K100FC324-1相关器件

型号	品牌	描述	获取价格	数据表
EP20K100FC324-1ES	ETC	FPGA	获取价格
EP20K100FC324-2	ETC	Field Programmable Gate Array (FPGA)	获取价格
EP20K100FC324-2ES	ETC	FPGA	获取价格
EP20K100FC324-2V	ROCHESTER	LOADABLE PLD, 3 ns, PBGA324, FINE LINE, BGA-324	获取价格
EP20K100FC324-2X	ALTERA	Loadable PLD, 3ns, CMOS, PBGA324, FINE LINE, BGA-324	获取价格
EP20K100FC324-3	ETC	Field Programmable Gate Array (FPGA)	获取价格