DM74LS323N

更新时间： 2024-11-28 21:54:47

品牌	Logo	应用领域
美国国家半导体 - NSC		移位寄存器存储触发器逻辑集成电路光电二极管输出元件
页数	文件大小	规格书
8页	154K
描述
8-Bit Universal Shift/Storage Register with Synchronous Reset and Common I/O Pins

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM74LS323N 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP20,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.62
Is Samacsys：	N	其他特性：	HOLD MODE; COMMON I/O PINS; TOTEMPOLE SERIAL SHIFT RIGHT & SHIFT LEFT OUTPUTS; GATED OUTPUT CONTROL
计数方向：	BIDIRECTIONAL	系列：	LS
JESD-30 代码：	R-PDIP-T20	JESD-609代码：	e0
长度：	26.075 mm	负载电容（CL）：	15 pF
逻辑集成电路类型：	PARALLEL IN PARALLEL OUT	最大频率@ Nom-Sup：	35000000 Hz
位数：	8	功能数量：	1
端子数量：	20	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP20,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	60 mA	传播延迟（tpd）：	29 ns
认证状态：	Not Qualified	座面最大高度：	5.08 mm
子类别：	Shift Registers	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	35 MHz	Base Number Matches：	1

DM74LS323N 数据手册

April 1992

DM54LS323/DM74LS323

8-Bit Universal Shift/Storage Register

with Synchronous Reset and Common I/O Pins

General Description

The ’LS323 is an 8-bit universal shift/storage register with

Features

Common I/O for reduced pin count

TRI-STATE outputs. Its function is similar to the ’LS299

Four operation modes: shift left, shift right, parallel load

and store

with the exception of Synchronous Reset. Parallel load in-

puts and flip-flop outputs are multiplexed to minimize pin

count. Separate inputs and outputs are provided for flip-

flops Q0 and Q7 to allow easy cascading. Four operation

modes are possible: hold (store), shift left, shift right, and

parallel load. All modes are activated on the LOW-to-HIGH

transition of the Clock.

Separate continuous inputs and outputs from Q0 and

Q7 allow easy cascading

Fully synchronous reset

TRI-STATE outputs for bus oriented applications

Connection Diagram

Dual-In-Line Package

TL/F/9829–1

Order Number DM54LS323J, DM54LS323W, DM74LS323WM or DM74LS323N

See NS Package Number J20A, M20B, N20A or W20A

Pin Names

Description

Clock Pulse Input (Active Rising Edge)

Serial Data Input for Right Shift

Serial Data Input for Left Shift

Mode Select Inputs

D 0

D 7

S0, S1

Synchronous Reset Input (Active LOW)

OE1, OE2 TRI-STATE Output Enable Inputs (Active LOW)

I/O0–I/O7 Parallel Data Inputs or TRI-STATE

Parallel Outputs

Q0, Q7

Serial Outputs

TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.

1995 National Semiconductor Corporation

TL/F/9829

RRD-B30M115/Printed in U. S. A.

12 3 4 5 6 7 8

中文翻译

下载PDF

与DM74LS323N相关器件

型号	品牌	获取价格	描述	数据表
DM74LS323WM	NSC	获取价格	8-Bit Universal Shift/Storage Register with Synchronous Reset and Common I/O Pins
DM74LS32CW	FAIRCHILD	获取价格	OR Gate, LS Series, 4-Func, 2-Input, TTL, WAFER
DM74LS32J	ETC	获取价格	Quad 2-input OR Gate
DM74LS32J/A+	ETC	获取价格	Quad 2-input OR Gate
DM74LS32M	FAIRCHILD	获取价格	Quad 2-Input OR Gate
DM74LS32M	NSC	获取价格	Quad 2-Input OR Gates
DM74LS32MX	FAIRCHILD	获取价格	Quad 2-input OR Gate
DM74LS32N	FAIRCHILD	获取价格	Quad 2-Input OR Gate
DM74LS32N	NSC	获取价格	Quad 2-Input OR Gates
DM74LS32N/A+	ETC	获取价格	Quad 2-input OR Gate

与DM74LS323N相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

49
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

38
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

67
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

63

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS323N

DM74LS323N 技术参数

DM74LS323N 数据手册

与DM74LS323N相关器件

与DM74LS323N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS323N

DM74LS323N 技术参数

DM74LS323N 数据手册

与DM74LS323N相关器件

与DM74LS323N相关文章

您还可以找

您在本页遇到什么问题？