DM5474W-MLS

更新时间： 2024-11-25 13:01:59

品牌	Logo	应用领域
美国国家半导体 - NSC		触发器锁存器逻辑集成电路
页数	文件大小	规格书
6页	124K
描述
IC DM54 SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP14, CERAMIC, FP-14, FF/Latch

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM5474W-MLS 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DFP, FL14,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.3
系列：	DM54	JESD-30 代码：	R-GDFP-F14
JESD-609代码：	e0	负载电容（CL）：	15 pF
逻辑集成电路类型：	D FLIP-FLOP	最大I（ol）：	0.016 A
位数：	1	功能数量：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DFP
封装等效代码：	FL14,.3	封装形状：	RECTANGULAR
封装形式：	FLATPACK	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	最大电源电流（ICC）：	30 mA
Prop。Delay @ Nom-Sup：	40 ns	传播延迟（tpd）：	40 ns
认证状态：	Not Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	2.032 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	MILITARY
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	FLAT
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	6.2865 mm	最小 fmax：	15 MHz
Base Number Matches：	1

DM5474W-MLS 数据手册

June 1989

5474/DM5474/DM7474

Dual Positive-Edge-Triggered D Flip-Flops

with Preset, Clear and Complementary Outputs

General Description

This device contains two independent positive-edge-trig-

gered D flip-flops with complementary outputs. The informa-

tion on the D input is accepted by the flip-flops on the posi-

tive going edge of the clock pulse. The triggering occurs at a

voltage level and is not directly related to the transition time

of the rising edge of the clock. The data on the D input may

be changed while the clock is low or high without affecting

the outputs as long as the data setup and hold times are not

violated. A low logic level on the preset or clear inputs will

set or reset the outputs regardless of the logic levels of the

other inputs.

Features

Alternate Military/Aerospace device (5474) is available.

Contact a National Semiconductor Sales Office/Distrib-

utor for specifications.

Connection Diagram

Dual-In-Line Package

TL/F/6526–1

Order Number 5474DMQB, 5474FMQB, DM5474J, DM5474W, DM7474M or DM7474N

See NS Package Number J14A, M14A, N14A or W14B

Function Table

Inputs

CLR

Outputs

CLK

High Logic Level

Either Low or High Logic Level

Low Logic Level

Positive-going transition of the clock.

This configuration is nonstable; that is, it will not persist when either the preset and/or clear

inputs return to their inactive (high) level.

The output logic level of Q before the indicated input conditions were established.

1995 National Semiconductor Corporation

TL/F/6526

RRD-B30M105/Printed in U. S. A.

12 3 4 5 6

中文翻译

下载PDF

与DM5474W-MLS相关器件

型号	品牌	获取价格	描述	数据表
DM5475	NSC	获取价格	QUAD LATCHES
DM5475J	ETC	获取价格	4-Bit D-Type Latch
DM5475J/883	ROCHESTER	获取价格	D Latch, TTL/H/L Series, 2-Func, High Level Triggered, 2-Bit, Complementary Output, TTL, C
DM5475J/883B	ROCHESTER	获取价格	D Latch
DM5475W	ETC	获取价格	4-Bit D-Type Latch
DM5476	NSC	获取价格	Dual Master-Slave J-K Flip-Flops with Clear, Preset, and Complementary Outputs
DM5476J	NSC	获取价格	Dual Master-Slave J-K Flip-Flops with Clear, Preset, and Complementary Outputs
DM5476J/883	NSC	获取价格	TTL/H/L SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16,
DM5476J/883B	NSC	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,STD-TTL,DIP,16PIN,CERAMIC
DM5476J-MIL	ETC	获取价格	J-K-Type Flip-Flop

与DM5474W-MLS相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

39
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

31
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

59
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

55

产品中心

服务支持

精选活动

关于我们

帮助中心

DM5474W-MLS

DM5474W-MLS 技术参数

DM5474W-MLS 数据手册

与DM5474W-MLS相关器件

与DM5474W-MLS相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM5474W-MLS

DM5474W-MLS 技术参数

DM5474W-MLS 数据手册

与DM5474W-MLS相关器件

与DM5474W-MLS相关文章

您还可以找

您在本页遇到什么问题？