5秒后页面跳转
CY7C346-35JCR PDF预览

CY7C346-35JCR

更新时间: 2024-11-24 15:30:19
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟输入元件可编程逻辑
页数 文件大小 规格书
18页 635K
描述
OT PLD, 75ns, CMOS, PQCC84, PLASTIC, LCC-84

CY7C346-35JCR 技术参数

生命周期:Obsolete零件包装代码:LCC
包装说明:QCCJ,针数:84
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.82其他特性:LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率:22.2 MHzJESD-30 代码:S-PQCC-J84
长度:29.3116 mm专用输入次数:19
I/O 线路数量:48端子数量:84
最高工作温度:70 °C最低工作温度:
组织:19 DEDICATED INPUTS, 48 I/O输出函数:MACROCELL
封装主体材料:PLASTIC/EPOXY封装代码:QCCJ
封装形状:SQUARE封装形式:CHIP CARRIER
可编程逻辑类型:OT PLD传播延迟:75 ns
认证状态:Not Qualified座面最大高度:5.08 mm
最大供电电压:5.25 V最小供电电压:4.75 V
标称供电电压:5 V表面贴装:YES
技术:CMOS温度等级:COMMERCIAL
端子形式:J BEND端子节距:1.27 mm
端子位置:QUAD宽度:29.3116 mm
Base Number Matches:1

CY7C346-35JCR 数据手册

 浏览型号CY7C346-35JCR的Datasheet PDF文件第2页浏览型号CY7C346-35JCR的Datasheet PDF文件第3页浏览型号CY7C346-35JCR的Datasheet PDF文件第4页浏览型号CY7C346-35JCR的Datasheet PDF文件第5页浏览型号CY7C346-35JCR的Datasheet PDF文件第6页浏览型号CY7C346-35JCR的Datasheet PDF文件第7页 

与CY7C346-35JCR相关器件

型号 品牌 获取价格 描述 数据表
CY7C346-35JI CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346-35JIR CYPRESS

获取价格

OT PLD, 75ns, CMOS, PQCC84, PLASTIC, LCC-84
CY7C346-35NC CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346-35NI CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346-35RC CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346-35RI CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346-35RM CYPRESS

获取价格

UV PLD, CMOS, CPGA100, WINDOWED, PGA-100
CY7C346-35RMB CYPRESS

获取价格

USE ULTRA37000TM FOR ALL NEW DESIGNS(128-Macrocell MAX EPLD)
CY7C346B CYPRESS

获取价格

128-Macrocell MAX EPLD
CY7C346B_04 CYPRESS

获取价格

128-Macrocell MAX㈢ EPLD