CY2510ZC-1T

更新时间： 2024-09-30 02:53:07

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
6页	154K
描述
Spread Aware⑩, Ten/Eleven Output Zero Delay Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY2510ZC-1T 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP24,.25
针数：	24	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.19
Is Samacsys：	N	系列：	2510
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G24
JESD-609代码：	e0	长度：	7.8 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	最大I（ol）：	0.012 A
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	24
实输出次数：	10	最高工作温度：	70 °C
最低工作温度：		输出特性：	SERIES-RESISTOR
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP24,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	220
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.1 ns	座面最大高度：	1.1 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.63 V
最小供电电压 (Vsup)：	2.97 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	TIN LEAD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	4.4 mm
最小 fmax：	140 MHz	Base Number Matches：	1

CY2510ZC-1T 数据手册

CY2509/10

Spread Aware™, Ten/Eleven Output Zero Delay Buffer

Features

Key Specifications

• Spread Aware™—designed to work with SSFTG

Operating Voltage: ................................................3.3V±10%

Operating Range: ....................... 40 MHz < f_OUT< 140 MHz

Cycle-to-Cycle Jitter: ................................................ <100 ps

Output to Output Skew: ........................................... <100 ps

Phase Error Jitter:..................................................... <100 ps

reference signals

• Well suited to both 100- and 133-MHz designs

• Ten (CY2509) or eleven (CY2510) LVCMOS/LVTTL

outputs

• 50 ps typical peak cycle-to-cycle jitter

• Single output enable pin for CY2510 version, dual pins

on CY2509 devices allow shutting down a portion of the

outputs

• 3.3V power supply

• On board 25Ω damping resistors

• Available in 24-pin TSSOP package

• Improved tracking skew, but narrower frequency

support limit when compared to W132-09B/10B

Block Diagram

Pin Configurations

FBIN

FBOUT

PLL

AGND

VDD

GND

CLK

AVDD

VDD

CLK

OE0:4

GND

VDD

OE5:8

VDD

FBIN

FBOUT

AGND

VDD

GND

CLK

AVDD

VDD

Configuration of these blocks dependent upon specific option being used

GND

VDD

OE0:4

FBOUT

VDD

OE5:8

FBIN

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose, CA 95134

•

408-943-2600

Document #: 38-07230 Rev. *C

Revised July 01, 2005

12 3 4 5 6

中文翻译

下载PDF

与CY2510ZC-1T相关器件

型号	品牌	获取价格	描述	数据表
CY2510ZXC-1	CYPRESS	获取价格	Spread Aware Ten/Eleven Output Zero Delay Buffer
CY2510ZXC-1T	CYPRESS	获取价格	Spread Aware Ten/Eleven Output Zero Delay Buffer
CY251XXSC-W	CYPRESS	获取价格	Clock Generator, 200MHz, CMOS, PDSO8, 0.150 INCH, SOIC-8
CY251XXSC-WT	CYPRESS	获取价格	Clock Generator, 200MHz, CMOS, PDSO8, 0.150 INCH, SOIC-8
CY251XXZC-W	CYPRESS	获取价格	Clock Generator, 200MHz, CMOS, PDSO8, 4.40 MM, TSSOP-8
CY25200	CYPRESS	获取价格	Programmable Spread Spectrum Clock Generator for EMI Reduction
CY25200_07	CYPRESS	获取价格	Programmable Spread Spectrum Clock Generator for EMI Reduction
CY25200_09	CYPRESS	获取价格	Programmable Spread Spectrum Clock Generator for EMI Reduction
CY25200_12	CYPRESS	获取价格	Programmable Spread Spectrum Clock Generator for EMI Reduction
CY25200FZXC	CYPRESS	获取价格	Programmable Spread Spectrum Clock Generator for EMI Reduction

与CY2510ZC-1T相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

27
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

23
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

22
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

35

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2510ZC-1T

CY2510ZC-1T 技术参数

CY2510ZC-1T 数据手册

与CY2510ZC-1T相关器件

与CY2510ZC-1T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2510ZC-1T

CY2510ZC-1T 技术参数

CY2510ZC-1T 数据手册

与CY2510ZC-1T相关器件

与CY2510ZC-1T相关文章

您还可以找

您在本页遇到什么问题？