5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> CD54HCT74F3A
CD54HCT74F3A PDF预览

CD54HCT74F3A

更新时间： 2024-09-15 22:03:27
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路
页数 文件大小 规格书
12页 276K
描述
Dual D Flip-Flop with Set and Reset Positive-Edge Trigger

阅读下载

中文翻译

获取价格

CD54HCT74F3A 技术参数

生命周期：Active零件包装代码：DIP
包装说明：DIP-14针数：14
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：6 weeks
风险等级：1.33Is Samacsys：N
系列：HCTJESD-30 代码：R-GDIP-T14
长度：19.56 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：16000000 Hz
最大I（ol）：0.004 A位数：1
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
输出极性：COMPLEMENTARY封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
包装方法：TUBE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：0.04 mA
传播延迟（tpd）：53 ns认证状态：Not Qualified
筛选级别：38535Q/M;38534H;883B座面最大高度：5.08 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：MILITARY端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：6.67 mm最小 fmax：16 MHz
Base Number Matches：1

CD54HCT74F3A 数据手册

 浏览型号CD54HCT74F3A的Datasheet PDF文件第2页浏览型号CD54HCT74F3A的Datasheet PDF文件第3页浏览型号CD54HCT74F3A的Datasheet PDF文件第4页浏览型号CD54HCT74F3A的Datasheet PDF文件第5页浏览型号CD54HCT74F3A的Datasheet PDF文件第6页浏览型号CD54HCT74F3A的Datasheet PDF文件第7页 
CD54HC74, CD74HC74,  
CD54HCT74, CD74HCT74  
Data sheet acquired from Harris Semiconductor  
SCHS124D  
Dual D Flip-Flop with Set and Reset  
Positive-Edge Trigger  
January 1998 - Revised September 2003  
Features  
Description  
• Hysteresis on Clock Inputs for Improved Noise The ’HC74 and ’HCT74 utilize silicon gate CMOS technology  
Immunity and Increased Input Rise and Fall Times  
• Asynchronous Set and Reset  
• Complementary Outputs  
to achieve operating speeds equivalent to LSTTL parts.  
They exhibit the low power consumption of standard CMOS  
integrated circuits, together with the ability to drive 10 LSTTL  
loads.  
[ /Title  
(CD54H  
C74,  
CD74H  
C74,  
This flip-flop has independent DATA, SET, RESET and  
CLOCK inputs and Q and Q outputs. The logic level present  
at the data input is transferred to the output during the  
positive-going transition of the clock pulse. SET and RESET  
are independent of the clock and are accomplished by a low  
level at the appropriate input.  
• Buffered Inputs  
• Typical f  
MAX  
= 50MHz at V = 5V, C = 15pF,  
CC L  
o
CD74H  
CT74)  
/Subject  
(Dual D  
Flip-  
T = 25 C  
A
• Fanout (Over Temperature Range)  
- Standard Outputs. . . . . . . . . . . . . . . 10 LSTTL Loads  
- Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads The HCT logic family is functionally as well as pin compatible  
with the standard LS logic family.  
o
o
• Wide Operating Temperature Range . . . -55 C to 125 C  
• Balanced Propagation Delay and Transition Times  
Flop  
with Set  
Ordering Information  
TEMP. RANGE  
• Significant Power Reduction Compared to LSTTL  
Logic ICs  
o
PART NUMBER  
CD54HC74F3A  
( C)  
PACKAGE  
14 Ld CERDIP  
14 Ld CERDIP  
14 Ld PDIP  
14 Ld SOIC  
14 Ld SOIC  
14 Ld SOIC  
14 Ld PDIP  
14 Ld SOIC  
14 Ld SOIC  
14 Ld SOIC  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
-55 to 125  
• HC Types  
CD54HCT74F3A  
CD74HC74E  
- 2V to 6V Operation  
- High Noise Immunity: N = 30%, N = 30% of V  
CC  
IL  
IH  
at V  
= 5V  
CC  
CD74HC74M  
• HCT Types  
CD74HC74MT  
CD74HC74M96  
CD74HCT74E  
CD74HCT74M  
CD74HCT74MT  
CD74HCT74M96  
- 4.5V to 5.5V Operation  
- Direct LSTTL Input Logic Compatibility,  
V = 0.8V (Max), V = 2V (Min)  
IL IH  
- CMOS Input Compatibility, I ≤ 1µA at V , V  
OL OH  
l
NOTE: When ordering, use the entire part number. The suffix 96  
denotes tape and reel. The suffix T denotes a small-quantity reel of  
250.  
CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.  
Copyright © 2003, Texas Instruments Incorporated  
1
1234567...12

中文翻译

下载PDF

CD54HCT74F3A 替代型号

型号 品牌 替代类型 描述 数据表
CD74HCT74M96G4 TI

完全替代

 具有设置和复位端的高速 CMOS 逻辑双路正边沿触发式 D 触发器 | D | 14 |
CD54HCT74F TI

完全替代

 Dual D Flip-Flop with Set and Reset Positive-Edge Trigger

与CD54HCT74F3A相关器件

型号 品牌 获取价格 描述 数据表
CD54HCT74H/3 RENESAS

获取价格

 		HCT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, UUC14
CD54HCT74H/3A RENESAS

获取价格

 		HCT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, UUC14
CD54HCT74M ETC

获取价格

 		Logic IC
CD54HCT75 TI

获取价格

 		Dual 2-Bit Bistable Transparent Latch
CD54HCT75E ETC

获取价格

 		Logic IC
CD54HCT75EN ETC

获取价格

 		Logic IC
CD54HCT75F ETC

获取价格

 		Logic IC
CD54HCT75F/3 RENESAS

获取价格

 		HCT SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, CDIP16
CD54HCT75F3A TI

获取价格

 		Dual 2-Bit Bistable Transparent Latch
CD54HCT75F3A RENESAS

获取价格

 		IC,LATCH,DUAL,2-BIT,HCT-CMOS,DIP,16PIN,CERAMIC

与CD54HCT74F3A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证