Datasheet > 存储 > SRAM> AS9C25256M2018L-133BC

AS9C25256M2018L-133BC

更新时间： 2024-11-16 22:09:19

品牌	Logo	应用领域
ALSC		存储内存集成电路静态存储器
页数	文件大小	规格书
30页	1101K
描述
2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface

阅读下载

中文翻译

获取价格

数据手册

如果您发现信息不准确，欢迎纠错

AS9C25256M2018L-133BC 数据手册

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第2页

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第3页

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第4页

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第5页

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第6页

浏览型号AS9C25256M2018L-133BC的Datasheet PDF文件第7页

September 2004

Preliminary Information

AS9C25512M2018L

AS9C25256M2018L

2.5V 512/256K X 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface

Features

•

Dual Chip enables on both ports for easy

depth expansion

•

True Dual-Port memory cells that allow simulta-

neous access of the same memory location

•

Interrupt and Collision Detection Features

2.5 V power supply for the core

LVTTL compatible, selectable 3.3V or

2.5V power supply for I/Os, addresses,

clock and control signals on each port

Snooze modes for each port for standby

operation

15mA typical standby current in power

down mode

Available in 256-pin Ball Grid Array

(BGA), 144-pin Thin Quad Flatpack

(TQFP) and 208-pin fine pitch Ball Grid

Array (fpBGA)

[1]

•

Organisation: 524,288/262,144 × 18

Fully Synchronous, independent operation on

both ports

•

Selectable Pipeline or Flow-Through output

mode

Fast clock speeds in Pipeline output mode: 250

MHz operation (9Gbps bandwidth)

Fast clock to data access: 2.8ns for Pipeline out-

put mode

•

Asynchronous output enable control

Fast OE access times: 2.8ns

Double Cycle Deselect (DCD) for Pipeline Out-

put Mode

•

Supports JTAG features compliant with

IEEE 1149.1

[1]

•

19/18 -bit counter with Increment, Hold and

Repeat features on each port

Note:

1. AS9C25512M2018L/AS9C25256M2018L

Selection guide

Feature

-250

-200

-166

-133

7.5

133

4.2

Units

Minimum cycle time

Maximum Pipeline clock frequency

Maximum Pipeline clock access time

Maximum flow-through clock frequency

Maximum flow-through clock access time

Maximum operating current

250

2.8

150

6.5

TBD

200

3.4

133

7.5

350

166

3.6

100

MHz

300

260

Maximum snooze mode current

9/24/04; v.1.2

Alliance Semiconductor

P. 1 of 30

12 3 4 5 6 7...30

中文翻译

下载PDF

与AS9C25256M2018L-133BC相关器件

型号	品牌	获取价格	描述	数据表
AS9C25256M2018L-133BI	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-133FC	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-133FI	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-133TC	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-133TI	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-166BC	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-166BI	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-166FC	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-166FI	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface
AS9C25256M2018L-166TC	ALSC	获取价格	2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface

与AS9C25256M2018L-133BC相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

35

产品中心

服务支持

精选活动

关于我们

帮助中心

AS9C25256M2018L-133BC

AS9C25256M2018L-133BC 数据手册

与AS9C25256M2018L-133BC相关器件

与AS9C25256M2018L-133BC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AS9C25256M2018L-133BC

AS9C25256M2018L-133BC 数据手册

与AS9C25256M2018L-133BC相关器件

与AS9C25256M2018L-133BC相关文章

您还可以找

您在本页遇到什么问题？