5秒后页面跳转
AS7C31024-20TJC PDF预览

AS7C31024-20TJC

更新时间: 2024-10-27 22:08:23
品牌 Logo 应用领域
ALSC 静态存储器
页数 文件大小 规格书
9页 199K
描述
5V/3.3V 128K x 8 CMOS SRAM (Evolutionary Pinout)

AS7C31024-20TJC 数据手册

 浏览型号AS7C31024-20TJC的Datasheet PDF文件第2页浏览型号AS7C31024-20TJC的Datasheet PDF文件第3页浏览型号AS7C31024-20TJC的Datasheet PDF文件第4页浏览型号AS7C31024-20TJC的Datasheet PDF文件第6页浏览型号AS7C31024-20TJC的Datasheet PDF文件第7页浏览型号AS7C31024-20TJC的Datasheet PDF文件第8页 
AS7C1024  
AS7C31024  
®
Write cycle (over the operating range)  
-10  
-12  
-15  
-20  
Parameter  
Write cycle time  
Symbol Min Max Min Max Min Max Min Max Unit  
Notes  
tWC  
tCW1  
tCW2  
tAW  
tAS  
10  
9
9
9
0
7
0
6
0
3
5
12  
10  
10  
10  
0
5
15  
12  
12  
12  
0
5
20  
12  
12  
12  
0
5
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
Chip enable (CE1) to write end  
Chip enable (CE2) to write end  
Address setup to write end  
Address setup time  
12  
12  
12  
Write pulse width  
tWP  
tAH  
tDW  
tDH  
tWZ  
tOW  
8
9
12  
0
Address hold from end of write  
Data valid to write end  
0
0
6
9
10  
0
Data hold time  
0
0
4, 5  
4, 5  
4, 5  
Write enable to output in high Z  
Output active from write end  
Shaded areas contain advance information.  
3
3
3
Write waveform 1 ( WE controlled)  
t
WC  
t
t
t
t
AW  
AH  
DH  
Address  
WE  
WP  
t
AS  
t
DW  
D
Data valid  
IN  
t
t
WZ  
OW  
D
OUT  
Write waveform 2 (CE1 and CE2 controlled)  
t
WC  
t
t
AH  
AW  
Address  
t
t
, t  
AS  
CW1 CW2  
CE1  
CE2  
t
WP  
WE  
t
t
t
DH  
WZ  
DW  
D
Data valid  
IN  
D
OUT  
11/ 29/ 00  
ALLIANCE SEMICONDUCTOR  
5

与AS7C31024-20TJC相关器件

型号 品牌 获取价格 描述 数据表
AS7C31024-20TJI ALSC

获取价格

5V/3.3V 128K x 8 CMOS SRAM (Evolutionary Pinout)
AS7C31024-20TPC ETC

获取价格

x8 SRAM
AS7C31024-25JC ETC

获取价格

x8 SRAM
AS7C31024-25PC ETC

获取价格

x8 SRAM
AS7C31024-25TC ETC

获取价格

x8 SRAM
AS7C31024-25TJC ETC

获取价格

x8 SRAM
AS7C31024-25TPC ETC

获取价格

x8 SRAM
AS7C31024-35JC ETC

获取价格

x8 SRAM
AS7C31024-35PC ETC

获取价格

x8 SRAM
AS7C31024-35TC ETC

获取价格

x8 SRAM