5秒后页面跳转
捷配首页

Datasheet > AS7C25512PFD36A-200BC
AS7C25512PFD36A-200BC PDF预览

AS7C25512PFD36A-200BC

更新时间： 2024-11-24 14:47:47
品牌 Logo 应用领域
美国芯成 - ISSI 静态存储器内存集成电路
页数 文件大小 规格书
2页 92K
描述
Standard SRAM, 512KX36, 3ns, CMOS, PBGA119, 14 X 22 MM, BGA-119

阅读下载

中文翻译

获取价格

AS7C25512PFD36A-200BC 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Obsolete零件包装代码：BGA
包装说明：LBGA,针数：119
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.65
Is Samacsys：N最长访问时间：3 ns
JESD-30 代码：R-PBGA-B119JESD-609代码：e0
长度：22 mm内存密度：18874368 bit
内存集成电路类型：STANDARD SRAM内存宽度：36
功能数量：1端子数量：119
字数：524288 words字数代码：512000
工作模式：SYNCHRONOUS组织：512KX36
封装主体材料：PLASTIC/EPOXY封装代码：LBGA
封装形状：RECTANGULAR封装形式：GRID ARRAY, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
认证状态：Not Qualified座面最大高度：1.7 mm
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS端子面层：TIN LEAD
端子形式：BALL端子节距：1.27 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：14 mmBase Number Matches：1

AS7C25512PFD36A-200BC 数据手册

 浏览型号AS7C25512PFD36A-200BC的Datasheet PDF文件第2页 
October 2001  
Advanced Information  
AS7C25512PFD32A  
AS7C25512PFD36A  
®
2.5V 512K × 32/36 pipeline burst synchronous SRAM  
Features  
• 100-pin TQFP package  
• 119-Ball BGA (7 x 17 Ball Grid Array Package)  
• Byte write enables  
• Multiple chip enables for easy expansion  
• 2.5V core power supply  
• Organization: 524,288 words x 32/36 bits  
• Fast clock speeds to 200MHz in LVTTL/LVCMOS  
• Fast clock to data access: 3.0/3.5/4.0 ns  
• Fast OE access time: 3.0/3.5/4.0 ns  
• Fully synchronous register-to-register operation  
• Single register “Flow-through” mode  
• Dual-cycle deselect  
• 2.5V I/O operation  
*
• NTD™ pipeline architecture available  
(AS7C25512NTD32A/ AS7C25512NTD36A)  
- Single-cycle deselect also available  
(AS7C25512PFS32A/ AS7C25512PFS36A)  
• Pentium® compatible architecture and timing  
®
*
* Pentium is a registered trademark of Intel Corporation. NTD™ is a  
trademark of Alliance Semiconductor Corporation. All trademarks  
mentioned in this document are the property of their respective owners.  
• Asynchronous output enable control  
Logic Block Diagram  
Pin Arrangements:  
LBO  
CLK  
ADV  
ADSC  
ADSP  
CLK  
CE  
Burst logic  
CLR  
512K × 32/36  
Memory  
18  
16  
18  
DQP /NC  
b
DQP /NC  
c
1
80  
79  
78  
77  
76  
75  
74  
73  
72  
71  
70  
69  
68  
67  
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
19  
array  
D
CE  
CLK  
Q
A[18:0]  
DQ  
b
DQ  
c
2
Address  
register  
DQ  
DQ  
3
b
c
V
V
4
DDQ  
SSQ  
DDQ  
SSQ  
c
V
V
5
DQ  
DQ  
6
36/32  
36/32  
b
GWE  
BWE  
D
Q
Q
Q
Q
DQ  
b
DQ  
c
7
DQ  
d
Byte write  
DQ  
b
DQ  
c
8
BW  
d
registers  
CLK  
DQ  
DQ  
9
b
c
SSQ  
V
V
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
SSQ  
DDQ  
V
V
DQ  
DQ  
c
DDQ  
D
DQ  
DQ  
c
c
b
BW  
DQ  
b
c
Byte write  
registers  
V
FT  
SS  
CLK  
D
NC  
VDD  
ZZ  
V
DD  
TQFP 14 × 20 mm  
512K x 32A/36A  
NC  
DQ  
b
V
SS  
BW  
b
Byte write  
DQ  
DQ  
a
d
registers  
DQ  
a
DQ  
d
CLK  
V
V
DDQ  
DDQ  
V
V
SSQ  
SSQ  
d
D
DQ  
a
DQ  
DQ  
4
a
BW  
a
Byte write  
DQ  
a
DQ  
d
registers  
DQ  
a
DQ  
d
CLK  
D
DQ  
DQ  
a
d
SSQ  
CE0  
CE1  
CE2  
V
V
SSQ  
OE  
Output  
registers  
CLK  
Q
Q
V
V
DDQ  
DDQ  
Input  
registers  
CLK  
Enable  
register  
DQ  
DQ  
a
d
CE  
CLK  
DQ  
a
DQ  
d
DQP /NC  
d
DQP /NC  
a
D
Enable  
delay  
Power  
down  
ZZ  
register  
CLK  
Note: Pins 1,30,51,80 are NC for ×32  
OE  
DATA [35:0]  
DATA [31:0]  
FT  
Selection guide  
-200  
-166  
6
-100  
10  
Units  
Minimum cycle time  
5
ns  
MHz  
ns  
Maximum clock frequency  
200  
3.0  
280  
100  
30  
166  
3.5  
230  
70  
100  
4.0  
150  
50  
Maximum pipelined clock access time  
Maximum operating current  
Maximum standby current  
mA  
mA  
mA  
Maximum CMOS standby current (DC)  
30  
30  
10/3/01; v.0.9.1  
Alliance Semiconductor  
1 of 2  
Copyright © Alliance Semiconductor. All rights reserved.  
12

中文翻译

下载PDF

与AS7C25512PFD36A-200BC相关器件

型号 品牌 获取价格 描述 数据表
AS7C25512PFD36A-200BI ISSI

获取价格

 		Standard SRAM, 512KX36, 3ns, CMOS, PBGA119, 14 X 22 MM, BGA-119
AS7C25512PFD36A-200TQC ISSI

获取价格

 		Standard SRAM, 512KX36, 3ns, CMOS, PQFP100, 14 X 20 MM, TQFP-100
AS7C25512PFD36A-200TQI ISSI

获取价格

 		Standard SRAM, 512KX36, 3ns, CMOS, PQFP100, 14 X 20 MM, TQFP-100
AS7C25512PFS32A ALSC

获取价格

 		2.5V 512K x 32/36 pipelined burst synchronous SRAM
AS7C25512PFS32A-100BC ISSI

获取价格

 		Standard SRAM, 512KX32, 4ns, CMOS, PBGA119, BGA-119
AS7C25512PFS32A-100BI ISSI

获取价格

 		Standard SRAM, 512KX32, 4ns, CMOS, PBGA119, BGA-119
AS7C25512PFS32A-100TQC ISSI

获取价格

 		Standard SRAM, 512KX32, 4ns, CMOS, PQFP100, 14 X 20 MM, TQFP-100
AS7C25512PFS32A-100TQI ISSI

获取价格

 		Standard SRAM, 512KX32, 4ns, CMOS, PQFP100, 14 X 20 MM, TQFP-100
AS7C25512PFS32A-133TQC ALSC

获取价格

 		2.5V 512K x 32/36 pipelined burst synchronous SRAM
AS7C25512PFS32A-133TQCN ALSC

获取价格

 		2.5V 512K x 32/36 pipelined burst synchronous SRAM

与AS7C25512PFD36A-200BC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证