Datasheet > 转换器 > 模数转换器> AD6641BCPZRL7-500

AD6641BCPZRL7-500

更新时间： 2024-01-19 10:47:02

品牌	Logo	应用领域
亚德诺 - ADI		转换器模数转换器光电二极管信息通信管理接收机
页数	文件大小	规格书
28页	632K
描述
250 MHz Bandwidth DPD Observation Receiver

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD6641BCPZRL7-500 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN,	针数：	56
Reach Compliance Code：	compliant	ECCN代码：	5A991.B
HTS代码：	8542.39.00.01	风险等级：	5.76
Is Samacsys：	N	最大模拟输入电压：	1.6 V
最小模拟输入电压：	1.18 V	转换器类型：	ADC, PROPRIETARY METHOD
JESD-30 代码：	S-XQCC-N56	JESD-609代码：	e3
长度：	8 mm	湿度敏感等级：	3
模拟输入通道数量：	1	位数：	12
功能数量：	1	端子数量：	56
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出位码：	OFFSET BINARY, 2'S COMPLEMENT BINARY, GRAY CODE	输出格式：	PARALLEL, WORD
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
采样速率：	500 MHz	采样并保持/跟踪并保持：	SAMPLE
座面最大高度：	1 mm	标称供电电压：	1.9 V
表面贴装：	YES	技术：	BICMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	8 mm	Base Number Matches：	1

AD6641BCPZRL7-500 数据手册

浏览型号AD6641BCPZRL7-500的Datasheet PDF文件第1页

浏览型号AD6641BCPZRL7-500的Datasheet PDF文件第2页

浏览型号AD6641BCPZRL7-500的Datasheet PDF文件第4页

浏览型号AD6641BCPZRL7-500的Datasheet PDF文件第5页

浏览型号AD6641BCPZRL7-500的Datasheet PDF文件第6页

AD6641

The data stored in the FIFO can be read back based on several

user-selectable output modes. The DUMP pin can be asserted

to output the FIFO data. The data stored in the FIFO can be

accessed via a SPORT, SPI, 12-bit parallel CMOS port, or 6-bit

DDR LVDS interface. The maximum output throughput

supported by the AD6641 is in the 12-bit CMOS or 6-bit DDR

LVDS mode and is internally limited to 1/8^thof the maximum

input sample rate. This corresponds to the maximum output

data rate of 62.5 MHz at an input clock rate of 500 MSPS.

PRODUCT HIGHLIGHTS

1. High Performance ADC Core.

Maintains 65.8 dBFS SNR at 500 MSPS with a 250 MHz input.

2. Low Power.

Consumes only 695 mW at 500 MSPS.

3. Ease of Use.

On-chip 16k FIFO allows the user to target the high perfor-

mance ADC to the time period of interest and reduce the

constraints of processing the data by transferring it at an

arbitrary time and a lower sample rate. The on-chip refer-

ence and sample-and-hold provide flexibility in system

design. Use of a single 1.9 V supply simplifies system power

supply design.

The ADC requires a 1.9 V analog voltage supply and a differen-

tial clock for full performance operation. Output format options

include twos complement, offset binary format, or Gray code. A

data clock output is available for proper output data timing. Fabri-

cated on an advanced SiGe BiCMOS process, the device is

available in a 56-lead LFCSP and is specified over the industrial

temperature range (−40°C to +85°C). This product is protected

by a U.S. patent.

4. Serial Port Control.

Standard serial port interface supports configuration of the

device and customization for the user’s needs.

5. 1.9 V or 3.3 V SPI and Serial Data Port Operation.

Rev. 0 | Page 3 of 28

1 234 5 6 7...28

下载PDF

与AD6641BCPZRL7-500相关器件

型号	品牌	描述	获取价格	数据表
AD6642	ADI	Dual IF Receiver	获取价格
AD6642BBCZ	ADI	Dual IF Receiver	获取价格
AD6642BBCZRL	ADI	Dual IF Receiver	获取价格
AD6642EBZ	ADI	Dual IF Receiver	获取价格
AD6643	ADI	Dual IF Receiver 1.8 V supply voltages Internal ADC voltage reference	获取价格
AD6643_12	ADI	Dual IF Receiver	获取价格

与AD6641BCPZRL7-500相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

5
LM258引脚图及功能介绍、主要参数分析
2024-05-13

3
CD4052资料手册参数详解、引脚配置说明
2024-05-13

5
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

6

产品中心

服务支持

精选活动

关于我们

帮助中心

AD6641BCPZRL7-500

AD6641BCPZRL7-500 技术参数

AD6641BCPZRL7-500 数据手册

与AD6641BCPZRL7-500相关器件

与AD6641BCPZRL7-500相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD6641BCPZRL7-500

AD6641BCPZRL7-500 技术参数

AD6641BCPZRL7-500 数据手册

与AD6641BCPZRL7-500相关器件

与AD6641BCPZRL7-500相关文章

您还可以找

您在本页遇到什么问题？