AD5621AKSZ

更新时间： 2024-01-01 07:53:50

品牌	Logo	应用领域
亚德诺 - ADI		/
页数	文件大小	规格书
24页	466K
描述
2.7 V to 5.5 V, <100 Î¼A, 8-/10-/12-Bit nanoDAC, SPI Interface in LFCSP and SC70

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD5621AKSZ 技术参数

生命周期：	Obsolete	包装说明：	TSSOP, TSSOP6,.08
Reach Compliance Code：	compliant	风险等级：	5.84
转换器类型：	D/A CONVERTER	输入位码：	BINARY
JESD-30 代码：	R-PDSO-G6	最大线性误差 (EL)：	0.02%
位数：	12	功能数量：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP6,.08
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源：	3/5 V	认证状态：	Not Qualified
最大稳定时间：	18 µs	子类别：	Other Converters
最大压摆率：	0.1 mA	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	Base Number Matches：	1

AD5621AKSZ 数据手册

AD5601/AD5611/AD5621

Data Sheet

PIN CONFIGURATION AND FUNCTION DESCRIPTIONS

AD5601/

AD5611/

OUT

SYNC

SCLK

SDIN

OUT

AD5601/

AD5611/

AD5621

TOP VIEW

(Not to Scale)

SCLK

SDIN

GND

AD5621

GND

TOP VIEW

(Not to Scale)

SYNC

NOTES:

1. CONNECT THE EXPOSED PAD TO GND.

Figure 3. 6-Lead SC70 Pin Configuration

Figure 4. 6-Lead LFCSP Pin Configuration

Table 5. Pin Function Descriptions

SC70 LFCSP

Pin No. Pin No.

Mnemonic

Description

SYNC

Level-Triggered Control Input (Active Low). This is the frame synchronization signal for the input

data. When SYNC goes low, it enables the input shift register, and data is transferred in on the falling

edges of the clocks that follow. The DAC is updated following the 16^thclock cycle, unless SYNC is

taken high before this edge, in which case the rising edge of SYNC acts as an interrupt and the write

sequence is ignored by the DAC.

SCLK

SDIN

V_DD

Serial Clock Input. Data is clocked into the input shift register on the falling edge of the serial clock

input. Data can be transferred at rates up to 30 MHz.

Serial Data Input. This device has a 16-bit shift register. Data is clocked into the register on the falling

edge of the serial clock input.

Power Supply Input. The AD5601/AD5611/AD5621 can be operated from 2.7 V to 5.5 V. V_DDshould be

decoupled to GND.

GND

V_OUT

Ground. Ground reference point for all circuitry on the AD5601/AD5611/AD5621.

Analog Output Voltage from the DAC. The output amplifier has rail-to-rail operation.

Exposed Pad. Connect to GND.

Rev. G | Page 6 of 24

1...3 4 567 8 9...24

下载PDF

与AD5621AKSZ相关器件

型号	品牌	描述	获取价格	数据表
AD5621AKSZ-500RL7	ADI	2.7 V to 5.5 V, <100 Î¼A, 8-/10-/12-Bit nanoD	获取价格
AD5621AKSZ-REEL7	ADI	2.7 V to 5.5 V, <100 Î¼A, 8-/10-/12-Bit nanoD	获取价格
AD5621BKS	ADI	2.7 V to 5.5 V, <100 UA, 8-/10-/12-Bit nanoDAC D/A, SPI Interface, SC70 Package	获取价格
AD5621BKS-500RL7	ADI	IC,D/A CONVERTER,SINGLE,12-BIT,CMOS,TSSOP,6PIN	获取价格
AD5621BKS-REEL	ADI	IC,D/A CONVERTER,SINGLE,12-BIT,CMOS,TSSOP,6PIN	获取价格
AD5621BKS-REEL7	ADI	IC,D/A CONVERTER,SINGLE,12-BIT,CMOS,TSSOP,6PIN	获取价格