Datasheet > 存储 > DRAM> A43L0616BV-7UF

A43L0616BV-7UF

更新时间： 2024-02-21 11:41:16

品牌	Logo	应用领域
联笙电子 - AMICC		存储内存集成电路光电二极管动态存储器时钟
页数	文件大小	规格书
45页	1276K
描述
512K X 16 Bit X 2 Banks Synchronous DRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

A43L0616BV-7UF 技术参数

是否Rohs认证：	符合	生命周期：	Contact Manufacturer
包装说明：	TSOP2, TSOP50,.46,32	Reach Compliance Code：	unknown
风险等级：	5.73	Is Samacsys：	N
访问模式：	DUAL BANK PAGE BURST	最长访问时间：	6 ns
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	143 MHz
I/O 类型：	COMMON	交错的突发长度：	1,2,4,8
JESD-30 代码：	R-PDSO-G50	长度：	20.955 mm
内存密度：	16777216 bit	内存集成电路类型：	SYNCHRONOUS DRAM
内存宽度：	16	功能数量：	1
端口数量：	1	端子数量：	50
字数：	1048576 words	字数代码：	1000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	1MX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装等效代码：	TSOP50,.46,32
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE
电源：	3.3 V	认证状态：	Not Qualified
刷新周期：	2048	座面最大高度：	1.2 mm
自我刷新：	Yes	连续突发长度：	1,2,4,8,FP
最大待机电流：	0.0007 A	子类别：	DRAMs
最大压摆率：	0.06 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	DUAL
宽度：	10.16 mm	Base Number Matches：	1

A43L0616BV-7UF 数据手册

A43L0616B

Pin Descriptions

Symbol

Name

Description

CLK

System Clock

Chip Select

Active on the positive going edge to sample all inputs.

Disables or Enables device operation by masking or enabling all inputs except CLK,

CKE and L(U)DQM

Masks system clock to freeze operation from the next clock cycle.

CKE should be enabled at least one clock + tss prior to new command.

Disable input buffers for power down in standby.

CKE

Clock Enable

Row / Column addresses are multiplexed on the same pins.

Row address : RA0~RA10, Column address: CA0~CA7

Selects bank to be activated during row address latch time.

Selects band for read/write during column address latch time.

A0~A10/AP

Address

Bank Select Address

Row Address Strobe

Latches row addresses on the positive going edge of the CLK with RAS low.

Enables row access & precharge.

RAS

CAS

Latches column addresses on the positive going edge of the CLK with CAS low.

Enables column access.

Column Address

Strobe

Write Enable

Enables write operation and Row precharge.

Makes data output Hi-Z, t SHZ after the clock and masks the output.

Blocks data input when L(U)DQM active.

Data Input/Output

Mask

L(U)DQM

DQ0-15

Data Input/Output

Data inputs/outputs are multiplexed on the same pins.

Power

Supply/Ground

VDD/VSS

Power Supply: +3.3V±0.3V/Ground

Data Output

Power/Ground

VDDQ/VSSQ

NC/RFU

Provide isolated Power/Ground to DQs for improved noise immunity.

No Connection

PRELIMINARY (May, 2005, Version 0.0)

AMIC Technology, Corp.

1 2 345 6 7...45

下载PDF

与A43L0616BV-7UF相关器件

型号	品牌	描述	获取价格	数据表
A43L0616G-75I	AMICC	1M X 16 Bit X 4 Banks Synchronous DRAM	获取价格
A43L0616G-95I	AMICC	1M X 16 Bit X 4 Banks Synchronous DRAM	获取价格
A43L0616V-75I	AMICC	1M X 16 Bit X 4 Banks Synchronous DRAM	获取价格
A43L0616V-7I	AMICC	1M X 16 Bit X 4 Banks Synchronous DRAM	获取价格
A43L0616V-95I	AMICC	1M X 16 Bit X 4 Banks Synchronous DRAM	获取价格
A43L0632	AMICC	512K X 32 Bit X 2 Banks Synchronous DRAM	获取价格

与A43L0616BV-7UF相关文章

PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

8
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

8
ADUM1201资料手册解读：参数分析、引脚说明、应用分析
2024-05-21

11
一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

6

产品中心

服务支持

精选活动

关于我们

帮助中心

A43L0616BV-7UF

A43L0616BV-7UF 技术参数

A43L0616BV-7UF 数据手册

与A43L0616BV-7UF相关器件

与A43L0616BV-7UF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

A43L0616BV-7UF

A43L0616BV-7UF 技术参数

A43L0616BV-7UF 数据手册

与A43L0616BV-7UF相关器件

与A43L0616BV-7UF相关文章

您还可以找

您在本页遇到什么问题？