Datasheet > A43E16161G-75UF

A43E16161G-75UF

更新时间： 2024-01-04 13:49:11

品牌	Logo	应用领域
联笙电子 - AMICC		时钟动态存储器内存集成电路
页数	文件大小	规格书
48页	557K
描述
Synchronous DRAM, 2MX16, 6ns, CMOS, PBGA54

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

A43E16161G-75UF 技术参数

是否Rohs认证：	符合	生命周期：	Contact Manufacturer
包装说明：	FBGA, BGA54,9X9,32	Reach Compliance Code：	unknown
风险等级：	5.75	最长访问时间：	6 ns
最大时钟频率 (fCLK)：	133 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	S-PBGA-B54
内存密度：	33554432 bit	内存集成电路类型：	SYNCHRONOUS DRAM
内存宽度：	16	端子数量：	54
字数：	2097152 words	字数代码：	2000000
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	2MX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	FBGA
封装等效代码：	BGA54,9X9,32	封装形状：	SQUARE
封装形式：	GRID ARRAY, FINE PITCH	电源：	1.8 V
认证状态：	Not Qualified	刷新周期：	4096
连续突发长度：	1,2,4,8,FP	最大待机电流：	0.00001 A
子类别：	DRAMs	最大压摆率：	0.06 mA
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	BALL	端子节距：	0.8 mm
端子位置：	BOTTOM	Base Number Matches：	1

A43E16161G-75UF 数据手册

A43E16161

Pin Descriptions

Symbol

Name

Description

CLK

System Clock

Chip Select

Active on the positive going edge to sample all inputs.

Disables or Enables device operation by masking or enabling all inputs except

CLK, CKE and DQM

Masks system clock to freeze operation from the next clock cycle.

CKE should be enabled at least one clock + tss prior to new command.

Disable input buffers for power down in standby.

CKE

Clock Enable

Row / Column addresses are multiplexed on the same pins.

Row address : RA0~RA10, Column address: CA0~CA8

Selects bank to be activated during row address latch time.

Selects band for read/write during column address latch time.

A0~A10

Address

Bank Select Address

Row Address Strobe

Latches row addresses on the positive going edge of the CLK with RAS low.

Enables row access & precharge.

RAS

CAS

Latches column addresses on the positive going edge of the CLK with CAS low.

Enables column access.

Column Address

Strobe

Write Enable

Enables write operation and Row precharge.

Makes data output Hi-Z, t SHZ after the clock and masks the output.

Blocks data input when DQM active.

Data Input/Output

Mask

L(U)DQM

DQ0-15

Data Input/Output

Data inputs/outputs are multiplexed on the same pins.

Power

Supply/Ground

VDD/VSS

Power Supply: +1.7V ~ 1.95V/Ground

Data Output

Power/Ground

VDDQ/VSSQ

NC/RFU

Provide isolated Power/Ground to DQs for improved noise immunity.

No Connection

PRELIMINARY (February, 2008, Version 0.3)

AMIC Technology, Corp.

1 2 345 6 7...48

下载PDF

与A43E16161G-75UF相关器件

型号	品牌	描述	获取价格	数据表
A43E16161G-95F	AMICC	Synchronous DRAM, 2MX16, 7ns, CMOS, PBGA54	获取价格
A43E16161G-95UF	AMICC	Synchronous DRAM, 2MX16, 7ns, CMOS, PBGA54	获取价格
A43E16161V	AMICC	1M X 16 Bit X 2 Banks Low Power Synchronous DRAM	获取价格
A43E16161V-75F	AMICC	1M X 16 Bit X 2 Banks Low Power Synchronous DRAM	获取价格
A43E16161V-75UF	AMICC	1M X 16 Bit X 2 Banks Low Power Synchronous DRAM	获取价格
A43E16161V-95F	AMICC	1M X 16 Bit X 2 Banks Low Power Synchronous DRAM	获取价格