Datasheet > 9DB401GLFT

9DB401GLFT

更新时间： 2024-02-18 09:54:10

品牌	Logo	应用领域
艾迪悌 - IDT		光电二极管
页数	文件大小	规格书
16页	168K
描述
Clock Driver, PDSO28

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9DB401GLFT 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP, TSSOP28,.25	Reach Compliance Code：	compliant
风险等级：	5.84	JESD-30 代码：	R-PDSO-G28
JESD-609代码：	e3	湿度敏感等级：	1
端子数量：	28	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP28,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源：	3.3 V	认证状态：	Not Qualified
子类别：	Clock Drivers	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.635 mm	端子位置：	DUAL
Base Number Matches：	1

9DB401GLFT 数据手册

Integrated

Circuit

ICS9DB401

Systems, Inc.

General Description

The ICS9DB401 follows the Intel DB400 Differential Buffer Specification v2.0. This buffer provides four PCI-Express SRC

clocks. The ICS9DB401 is driven by a differential input pair from a CK409/CK410/CK410M main clock generator, such as the

ICS952601, ICS954101 or ICS954201. It provides ouputs meeting tight cycle-to-cycle jitter (50ps) and output-to-output skew

(50ps) requirements.

Block Diagram

OE(3:0)

SPREAD

SRC_IN

COMPATIBLE

PLL

SRC_IN#

STOP

LOGIC

DIF(3:0))

BYPASS#/PLL

SDATA

CONTROL

LOGIC

SCLK

IREF

Note: Polarities shown for OE_INV = 0.

Power Groups

Pin Number

Description

VDD

GND

5,11,18, 24

N/A

SRC_IN/SRC_IN#

DIF(1,2,5,6)

IREF

Analog VDD & GND for PLL core

1014A—08/15/05

1 2 345 6 7...16

下载PDF

与9DB401GLFT相关器件

型号	品牌	描述	获取价格	数据表
9DB401GT	IDT	Clock Driver, PDSO28	获取价格
9DB403	RENESAS	4-output Differential Buffer for PCIe Gen2	获取价格
9DB403D	RENESAS	4-output Differential Buffer For PCIe Gen1-2	获取价格
9DB403DFILF	IDT	Four Output Differential Buffer for PCIe Gen 1 and Gen 2	获取价格
9DB403DFILFT	IDT	Four Output Differential Buffer for PCIe Gen 1 and Gen 2	获取价格
9DB403DFLF	IDT	Four Output Differential Buffer for PCIe Gen 1 and Gen 2	获取价格