Datasheet > 97U877AH

97U877AH

更新时间： 2024-02-21 17:47:38

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
13页	640K
描述
CABGA-52, Tray

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

97U877AH 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	CABGA
包装说明：	PLASTIC, VFBGA-52	针数：	52
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.7
系列：	97U	输入调节：	DIFFERENTIAL
JESD-30 代码：	R-PBGA-B52	JESD-609代码：	e0
长度：	7 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.009 A	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	52	实输出次数：	10
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	VFBGA	封装等效代码：	BGA52,6X10,25
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	225	电源：	1.8 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.04 ns
座面最大高度：	1 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.7 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn63Pb37)
端子形式：	BALL	端子节距：	0.65 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	4.5 mm	最小 fmax：	350 MHz
Base Number Matches：	1

97U877AH 数据手册

ICS97U877

Function Table

Inputs

OE OS CLK_INT

Outputs

FB_OUTT

PLL

AVDD

GND

CLK_INT

CLKT

CLKC

FB_OUTC

Bypassed/Off

*L(Z)

*L(Z),

CLKT7

active

*L(Z),

CLKC7

active

Bypassed/Off

GND

1.8V(nom)

*L(Z)

*L(Z),

CLKT7

active

*L(Z),

CLKC7

active

1.8V(nom)

Off

*L(Z)

Reserved

*L(Z) means the outputs are disabled to a low stated meeting the I_ODLlimit.

0792A—04/15/04

1 234 5 6 7...13

中文翻译

下载PDF

97U877AH 替代型号

型号	品牌	替代类型	描述	数据表
CDCU877GQLR	TI	功能相似	1.8V Phase-Lock Loop Clock Driver for DDR2 SDRAM Applications 52-BGA MICROSTAR JUNIOR -40
CDCU2A877ZQLR	TI	功能相似	1.8-V PHASE LOCK LOOP CLOCK DRIVER

与97U877AH相关器件

型号	品牌	描述	获取价格	数据表
97U877AHLF	IDT	1.8V Wide Range Frequency Clock Driver	获取价格
97U877AHLF-T	IDT	暂无描述	获取价格
97U877AHT	IDT	CABGA-52, Reel	获取价格
97U877AK	IDT	VFQFPN-40, Tray	获取价格
97U877AKLF	IDT	VFQFPN-40, Tray	获取价格
97U877AKLF-T	IDT	PLL Based Clock Driver, 97U Series, 10 True Output(s), 0 Inverted Output(s), MLF-40	获取价格