5秒后页面跳转
捷配首页

Datasheet > 93725AF-T
93725AF-T PDF预览

93725AF-T

更新时间： 2024-11-21 21:02:35
品牌 Logo 应用领域
艾迪悌 - IDT 驱动动态存储器光电二极管逻辑集成电路
页数 文件大小 规格书
8页 94K
描述
Low Skew Clock Driver, 93725 Series, 6 True Output(s), 0 Inverted Output(s), PDSO48, 0.300 INCH, MO-118, SSOP-48

阅读下载

中文翻译

获取价格

93725AF-T 技术参数

生命周期：Obsolete零件包装代码：SSOP
包装说明：SSOP,针数：48
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.77其他特性：IT ALSO REQUIRES 3.3V FOR SDRAM CLOCK
系列：93725输入调节：STANDARD
JESD-30 代码：R-PDSO-G48长度：15.875 mm
逻辑集成电路类型：LOW SKEW CLOCK DRIVER功能数量：1
反相输出次数：端子数量：48
实输出次数：6最高工作温度：85 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.1 ns座面最大高度：2.8 mm
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
温度等级：OTHER端子形式：GULL WING
端子节距：0.635 mm端子位置：DUAL
宽度：7.5 mmBase Number Matches：1

93725AF-T 数据手册

 浏览型号93725AF-T的Datasheet PDF文件第2页浏览型号93725AF-T的Datasheet PDF文件第3页浏览型号93725AF-T的Datasheet PDF文件第4页浏览型号93725AF-T的Datasheet PDF文件第5页浏览型号93725AF-T的Datasheet PDF文件第6页浏览型号93725AF-T的Datasheet PDF文件第7页 
ICS93725  
Integrated  
Circuit  
Systems, Inc.  
DDR and SDRAM Zero Delay Buffer  
RecommendedApplication:  
DDR & SDRAM Zero Delay Buffer for SIS 635/640/645/  
650 & 735/740/746 style chipsets.  
Pin Configuration  
VDD3.3  
SDRAM0  
SDRAM1  
SDRAM2  
SDRAM3  
GND  
1
2
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
SEL_DDR*  
DDRFB_IN  
DDRFB_OUT  
VDD2.5  
DDRT5  
DDRC5  
DDRT4  
DDRC4  
GND  
VDD2.5  
DDRT3  
DDRC3  
DDRT2  
DDRC2  
GND  
VDD2.5  
DDRT1  
DDRC1  
DDRT0  
DDRC0  
GND  
VDD2.5  
SCLK  
SDATA  
ProductDescription/Features:  
•
•
Low skew, Zero Delay Buffer  
1 to 13 SDRAM PC133 clock distribution  
VDD3.3  
SDRAM4  
SDRAM5  
BUFFER_IN  
SDRAM6  
SDRAM7  
GND  
•
•
•
1 to 6 pairs of DDR clock distribution  
I2C for functional and output control  
Separate feedback path for both memory mode to  
adjust synchronization.  
VDD3.3  
•
•
•
•
Supports up to 2 DDR DIMMs or 3 SDRAM DIMMs  
Frequency support for up to 200MHz (DDR 400)  
Individual I2C clock stop for power mananagement  
CMOS level control signal input  
SDRAM8  
SDRAM9  
SDRAM10  
SDRAM11  
GND  
VDD3.3  
SDRAM12  
SDFB_OUT  
SDFB_IN  
GND  
SwitchingCharacteristics:  
•
•
OUTPUT - OUTPUT skew: <100ps  
Output Rise and Fall Time for DDR outputs: 550ps -  
1150ps  
48-Pin SSOP  
•
DUTY CYCLE: 47% - 53%  
*Internal Pull-up Resistor of 120K to VDD  
Block Diagram  
Functionality  
VDD  
3.3_2.5  
MODE  
PIN 48  
SDRAMFB_OUT  
DDRFB_OUT  
BUFFER_IN  
SDRAMFB_IN  
DDRFB_IN  
PLL1  
DDR  
Mode  
SEL_DDR=1  
SEL_DDR=0  
2.5V  
SDRAM (12:0)  
DDR/SD  
Mode  
3.3V  
Control  
Logic  
DDRT (5:0)  
DDRCC (5:0)  
SEL_DDR*  
SDATA  
3
3
SCLK  
Config.  
Reg.  
0606A—08/01/03  
12345678

中文翻译

下载PDF

与93725AF-T相关器件

型号 品牌 获取价格 描述 数据表
93725FT IDT

获取价格

 		Clock Driver
93729-003 AMPHENOL

获取价格

 		PCMCIA Connector, 68 Contact(s), 2 Row(s), Female, Right Angle, Surface Mount Terminal, Re
9372S-B1-02-00 ECS

获取价格

 		Board Connector
9372S-B1-02-03 ECS

获取价格

 		Board Connector
9372S-B1-02-10-LL ECS

获取价格

 		Board Connector
9372S-B1-02-30 ECS

获取价格

 		Board Connector
9372S-B1-03-30 ECS

获取价格

 		Board Connector
9372S-B1-04-00-LL ECS

获取价格

 		Board Connector
9372S-B1-04-01-LL ECS

获取价格

 		Board Connector
9372S-B1-04-03 ECS

获取价格

 		Board Connector

与93725AF-T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证