Datasheet > 935277174115

935277174115

更新时间： 2024-11-11 14:47:27

品牌	Logo	应用领域
恩智浦 - NXP		输入元件光电二极管逻辑集成电路
页数	文件大小	规格书
17页	117K
描述
LVC/LCX/Z SERIES, 1-INPUT INVERT GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252, SOT-886, SON-6

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

935277174115 技术参数

生命周期：	Transferred	包装说明：	VSON,
Reach Compliance Code：	unknown	风险等级：	5.58
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-N6
JESD-609代码：	e3	长度：	1.45 mm
逻辑集成电路类型：	INVERTER	功能数量：	1
输入次数：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	OPEN-DRAIN	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE	传播延迟（tpd）：	8.5 ns
座面最大高度：	0.5 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	TIN
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	宽度：	1 mm
Base Number Matches：	1

935277174115 数据手册

74LVC1G06

Inverter with open-drain output

Rev. 9 — 7 December 2011

Product data sheet

1. General description

The 74LVC1G06 provides the inverting buffer.

Input can be driven from either 3.3 V or 5 V devices. These features allow the use of

these devices in a mixed 3.3 V and 5 V environment.

Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall

time.

This device is fully specified for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backflow current through

the device when it is powered down.

The output of the device is an open drain and can be connected to other open-drain

outputs to implement active-LOW wired-OR or active-HIGH wired-AND functions.

2. Features and benefits

 Wide supply voltage range from 1.65 V to 5.5 V

 High noise immunity

 Complies with JEDEC standard:

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD8B/JESD36 (2.7 V to 3.6 V)

 24 mA output drive (V_CC= 3.0 V)

 CMOS low power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Inputs accept voltages up to 5 V

 Multiple package options

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 Specified from 40 C to +125 C

12 3 4 5 6 7...17

中文翻译

下载PDF

与935277174115相关器件

型号	品牌	获取价格	描述	数据表
935277174132	NXP	获取价格	LVC/LCX/Z SERIES, 1-INPUT INVERT GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252
935277179115	NXP	获取价格	LVC/LCX/Z SERIES, 1-INPUT INVERT GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252
935277186125	NXP	获取价格	LVC/LCX/Z SERIES, 2-INPUT NAND GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, 0.50 MM PITCH, PL
935277187132	NXP	获取价格	LVC/LCX/Z SERIES, 2-INPUT NOR GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252, S
935277189115	NXP	获取价格	LVC/LCX/Z SERIES, 2-INPUT OR GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC, MO-252, SO
935277203132	NXP	获取价格	LVC/LCX/Z SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, 0.50 MM P
935277232115	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 1-BIT DRIVER, TRUE OUTPUT, PQCC8, 1.60 X 1.60 MM, 0.50 MM HEIGHT, 0
935277232125	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 1-BIT DRIVER, TRUE OUTPUT, PQCC8, 1.60 X 1.60 MM, 0.50 MM HEIGHT, 0
935277236125	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 2-INPUT NOR GATE, PQCC8, 1.60 X 1.60 MM, 0.50 MM HEIGHT, 0.50 MM PI
935277243125	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT INVERT GATE, PQCC8, 1.60 X 1.60 MM, 0.50 MM HEIGHT, 0.50

与935277174115相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

935277174115

935277174115 技术参数

935277174115 数据手册

与935277174115相关器件

与935277174115相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

935277174115

935277174115 技术参数

935277174115 数据手册

与935277174115相关器件

与935277174115相关文章

您还可以找

您在本页遇到什么问题？