Datasheet > 8430S10BYI-02LFT

8430S10BYI-02LFT

更新时间： 2024-01-18 23:17:16

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
31页	506K
描述
Clock Generator for Cavium Processors

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

8430S10BYI-02LFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	PTQFP
包装说明：	HTFQFP, TQFP48,.35SQ	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.22
Samacsys Description：	TQFP 7 X7 X 1.0- EXPOSED PAD	JESD-30 代码：	S-PQFP-G48
JESD-609代码：	e3	长度：	7 mm
湿度敏感等级：	3	端子数量：	48
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	133.33 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	HTFQFP	封装等效代码：	TQFP48,.35SQ
封装形状：	SQUARE	封装形式：	FLATPACK, HEAT SINK/SLUG, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
主时钟/晶体标称频率：	25 MHz	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Clock Generators
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, PROCESSOR SPECIFIC	Base Number Matches：	1

8430S10I-02 Data Sheet

3. Calculations and Equations.

The purpose of this section is to calculate the power dissipation for the LVPECL output pairs.

The LVPECL output driver circuit and termination are shown in Figure 8.

V_DDO

V_OUT

V_DDO- 2V

Figure 8. LVPECL Driver Circuit and Termination

To calculate worst case power dissipation into the load, use the following equations which assume a 50 load, and a termination voltage of

V_DDO– 2V.

•

For logic high, V_OUT= V_{OH_MAX}= V_{DDO_MAX}– 0.9V

(V_{DDO_MAX}– V_{OH_MAX}) = 0.9V

For logic low, V_OUT= V_{OL_MAX}= V_{DDO_MAX}– 1.7V

(V_{DDO_MAX}– V_{OL_MAX}) = 1.7V

Pd_H is power dissipation when the output drives high.

Pd_L is the power dissipation when the output drives low.

Pd_H = [(V_{OH_MAX}– (V_{DDO_MAX}– 2V))/R_L] * (V_{DDO_MAX}– V_{OH_MAX}) = [(2V – (V_{DDO_MAX}– V_{OH_MAX}))/R_L] * (V_{DDO_MAX}– V_{OH_MAX}) =

[(2V – 0.9V)/50] * 0.9V = 19.8mW

Pd_L = [(V_{OL_MAX}– (V_{DDO_MAX}– 2V))/R_L] * (V_{DDO_MAX}– V_{OL_MAX}) = [(2V – (V_{DDO_MAX}– V_{OL_MAX}))/R_L]* (V_{DDO_MAX}– V_{OL_MAX}) =

[(2V – 1.7V)/50] * 1.7V = 10.2mW

Total Power Dissipation per output pair = Pd_H + Pd_L = 30mW

October 4, 2016

中文翻译

下载PDF

型号	品牌	描述	获取价格	数据表
8430S10BYI-03LF	IDT	Clock Generator for Cavium Processors	获取价格
8430S10BYI-03LFT	IDT	Clock Generator for Cavium Processors	获取价格
8430S10I-02	IDT	Clock Generator for Cavium Processors	获取价格
8430S10I-03	RENESAS	Clock Generator For Cavium Processors	获取价格
8430S803BYILF	IDT	Clock Generator for Cavium Processors	获取价格
8430S803BYILFT	IDT	Clock Generator for Cavium Processors	获取价格