Datasheet > 8430DY-111LF

8430DY-111LF

更新时间： 2024-01-23 18:55:38

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
18页	171K
描述
Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP-32

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8430DY-111LF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP-32	针数：	32
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.54
系列：	8430	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e3
长度：	7 mm	逻辑集成电路类型：	CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	2	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.015 ns
座面最大高度：	1.6 mm	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	7 mm
最小 fmax：	700 MHz	Base Number Matches：	1

8430DY-111LF 数据手册

700MHz, Low Jitter, Differential-to-

3.3V LVPECL Frequency Synthesizer

ICS8430-111

PRELIMINARY DATA SHEET

TABLE 6. AC CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5%, TA = 0°C TO 70°C

Symbol Parameter

Test Conditions

Minimum Typical Maximum Units

700 MHz

25 ps

F_MAX

Output Frequency

fOUT > 87.5MHz

fOUT < 87.5MHz

tjit(cc)

Cycle-to-Cycle Jitter; NOTE 1

9.5

tjit(per)

tsk(o)

t_R/ t_F

Period Jitter, RMS

Output Skew; NOTE 1, 2

Output Rise/Fall Time

20% to 80%

200

700

M, N to nP_LOAD

t_S

Setup Time

Hold Time

S_DATA to S_CLOCK

S_CLOCK to S_LOAD

M, N to nP_LOAD

t_H

S_DATA to S_CLOCK

S_CLOCK to S_LOAD

N ≠ 1

odc

Output Duty Cycle

PLL Lock Time

N = 1

t_LOCK

NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established

when the device is mounted in a test socket with maintained transverse airflow greater than 500 lfpm. The device will meet

specifications after thermal equilibrium has been reached under these conditions.

NOTE: See Parameter Measurement Information section.

NOTE 1:This parameter is defined in accordance with JEDEC Standard 65.

NOTE 2: Defined as skew between outputs at the same supply voltage and with equal load conditions.

Measured at the output differential cross points.

ICS8430DY-111 REVISION F JUNE 22, 2009

1...4 5 678 9 10...18

下载PDF

与8430DY-111LF相关器件

型号	品牌	描述	获取价格	数据表
8430DY-111LFT	IDT	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40	获取价格
8430DY-111T	IDT	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40	获取价格
8430S07AKILF	IDT	Clock Generator for Cavium Processors	获取价格
8430S07AKILFT	IDT	Clock Generator for Cavium Processors	获取价格
8430S10AYI-02LFT	IDT	Processor Specific Clock Generator, 133.333MHz, PQFP48, 7 X 7 MM, 1 MM HEIGHT, ROHS COMPLI	获取价格
8430S10BYI-02LF	IDT	Clock Generator for Cavium Processors	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

8430DY-111LF

8430DY-111LF 技术参数

8430DY-111LF 数据手册

与8430DY-111LF相关器件

与8430DY-111LF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8430DY-111LF

8430DY-111LF 技术参数

8430DY-111LF 数据手册

与8430DY-111LF相关器件

与8430DY-111LF相关文章

您还可以找

您在本页遇到什么问题？