Datasheet > 74V2T74CTR

74V2T74CTR

更新时间： 2024-11-04 21:21:27

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		光电二极管输出元件逻辑集成电路触发器
页数	文件大小	规格书
13页	84K
描述
74V SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO8, SOT-323, 8 PIN

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74V2T74CTR 技术参数

生命周期：	Obsolete	零件包装代码：	SC-70
包装说明：	SOT-323, 8 PIN	针数：	8
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.84	系列：	74V
JESD-30 代码：	R-PDSO-G8	长度：	2 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	65000000 Hz	最大I（ol）：	0.008 A
位数：	1	功能数量：	1
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP8,.09,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
电源：	5 V	传播延迟（tpd）：	10.5 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	1.25 mm
最小 fmax：	80 MHz	Base Number Matches：	1

74V2T74CTR 数据手册

74V2T74

SINGLE D-TYPE FLIP FLOP WITH PRESET AND CLEAR

PRELIMINARY DATA

■

HIGH SPEED:

= 170 MHz (TYP.) at V = 5V

MAX

LOW POWER DISSIPATION:

= 1µA(MAX.) at T =25°C

COMPATIBLE WITH TTL OUTPUTS:

= 2V (MIN), V = 0.8V (MAX)

SOT23-8L

SOT323-8L

T & R

POWER DOWN PROTECTION ON INPUTS

SYMMETRICAL OUTPUT IMPEDANCE:

|I | = I = 8mA (MIN)

■

BALANCED PROPAGATION DELAYS:

ORDER CODES

PLH

PHL

PACKAGE

OPERATING VOLTAGE RANGE:

(OPR) = 4.5V to 5.5V

SOT23-8L

74V2T70STR

74V2T70CTR

SOT323-8L

IMPROVED LATCH-UP IMMUNITY

DESCRIPTION

Power down protection is provided on all inputs

and 0 to 7V can be accepted on inputs with no

regard to the supply voltage. This device can be

used to interface 5V to 3V.

All inputs and outputs are equipped with

protection circuits against static discharge, giving

them ESD immunity and transient excess voltage.

The 74V2T74 is an advanced high-speed CMOS

SINGLE D-TYPE FLIP FLOP WITH PRESET

AND CLEAR fabricated with sub-micron silicon

gate and double-layer metal wiring C MOS

tecnology.

A signal on the D INPUT is transfered to the Q and

Q OUTPUTS during the positive going transition

of the clock pulse.

CLEAR and PRESET are independent of the

clock and accomplished by a low setting on the

appropriate input.

PIN CONNECTION AND IEC LOGIC SYMBOLS

December 2001

1/13

This is preliminary information on a new product now in development are or undergoing evaluation. Details subject to change without notice.

12 3 4 5 6 7...13

中文翻译

下载PDF

与74V2T74CTR相关器件

型号	品牌	获取价格	描述	数据表
74V2T74STR	STMICROELECTRONICS	获取价格	74V SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO8, SOT-23, 8 PI
74V2T86	STMICROELECTRONICS	获取价格	DUAL 2-INPUT EXCLUSIVE OR GATE
74V2T86CTR	STMICROELECTRONICS	获取价格	74V SERIES, DUAL 2-INPUT XOR GATE, PDSO8, SOT-323, 8 PIN
74V2T86STR	STMICROELECTRONICS	获取价格	DUAL 2-INPUT EXCLUSIVE OR GATE
74VCX00	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Gate with 3.6V Tolerant Inputs and Outputs
74VCX00_05	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Gate with 3.6V Tolerant Inputs and Outputs
74VCX00BQX	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Gate with 3.6V Tolerant Inputs and Outputs
74VCX00BQX	ONSEMI	获取价格	低电压四路 2 输入 NAND 门极，带 3.6V 耐压输入和输出
74VCX00M	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Gate with 3.6V Tolerant Inputs and Outputs
74VCX00MTC	FAIRCHILD	获取价格	Low Voltage Quad 2-Input NAND Gate with 3.6V Tolerant Inputs and Outputs

与74V2T74CTR相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

8
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74V2T74CTR

74V2T74CTR 技术参数

74V2T74CTR 数据手册

与74V2T74CTR相关器件

与74V2T74CTR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74V2T74CTR

74V2T74CTR 技术参数

74V2T74CTR 数据手册

与74V2T74CTR相关器件

与74V2T74CTR相关文章

您还可以找

您在本页遇到什么问题？