Datasheet > 74LVC841APW,118

74LVC841APW,118

更新时间： 2024-11-07 14:22:11

品牌	Logo	应用领域
恩智浦 - NXP		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
21页	134K
描述
74LVC841A - 10-bit transparent latch with 5 V tolerant inputs/outputs; 3-state TSSOP2 24-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74LVC841APW,118 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP2	包装说明：	TSSOP, TSSOP24,.25
针数：	24	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.4
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G24
JESD-609代码：	e4	长度：	7.8 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.024 A	湿度敏感等级：	1
位数：	10	功能数量：	1
端口数量：	2	端子数量：	24
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP24,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	8.5 ns	传播延迟（tpd）：	11 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.2 V	标称供电电压 (Vsup)：	2.7 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

74LVC841APW,118 数据手册

74LVC841A

10-bit transparent latch with 5 V tolerant inputs/outputs;

3-state

Rev. 03 — 24 May 2004

Product data sheet

1. General description

The 74LVC841A is a high performance, low-power, low-voltage Si-gate CMOS device and

superior to most advanced CMOS compatible TTL families.

Inputs can be driven from either 3.3 V or 5 V devices. In 3-state operation, outputs can

handle 5 V. This feature allows the use of these devices as translators in a mixed

3.3 V and 5 V environment.

The 74LVC841A is a 10-bit transparent latch featuring separate D-type inputs for each

latch and 3-state outputs for bus-oriented applications. A latch enable (pin LE) input and

an output enable (pin OE) input are common to all internal latches. The 74LVC841A

consists of ten transparent latches with 3-state true outputs. When pin LE is HIGH, data at

the Dn inputs enters the latches. In this condition the latches are transparent, i.e., a latch

output will change each time its corresponding D-input changes. When pin LE is LOW the

latches store the information that was present at the D-inputs a set-up time preceding the

HIGH-to-LOW transition of pin LE. When pin OE is LOW, the contents of the ten latches

are available at the outputs. When pin OE is HIGH, the outputs go to the high-impedance

OFF-state. Operation of the pin OE input does not affect the state of the latches.

2. Features

■ 5 V tolerant inputs/outputs; for interfacing with 5 V logic

■ Wide supply voltage range from 1.2 V to 3.6 V

■ Inputs accept voltages up to 5.5 V

■ CMOS low power consumption

■ Direct interface with TTL levels

■ Flow-through pin-out architecture

■ Complies with JEDEC standard JESD8B/JESD36

■ ESD protection:

◆ HBM EIA/JESD22-A114-B exceeds 2000 V

◆ MM EIA/JESD22-A115-A exceeds 200 V.

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C.

12 3 4 5 6 7...21

中文翻译

下载PDF

74LVC841APW,118 替代型号

型号	品牌	替代类型	描述	数据表
74LVC827APW	NXP	完全替代	10-bit buffer/line driver with 5-volt tolerant inputs/outputs 3-State
74LVC827APW,118	NXP	功能相似	74LVC827A - 10-bit buffer/line driver with 5 V tolerant inputs/outputs; 3-state TSSOP2 24-

与74LVC841APW,118相关器件

型号	品牌	获取价格	描述	数据表
74LVC841APWDH	NXP	获取价格	IC LVC/LCX/Z SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, PLASTIC, TSSOP1-24, Bus Driver/Tr
74LVC841APW-T	ETC	获取价格	10-Bit D-Type Latch
74LVC841D	PHILIPS	获取价格	D Latch, 1-Func, 10-Bit, CMOS, PDSO24
74LVC841DB	NXP	获取价格	IC LVC/LCX/Z SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
74LVC841DB-T	NXP	获取价格	IC LVC/LCX/Z SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
74LVC841PW	NXP	获取价格	IC LVC/LCX/Z SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
74LVC841PW-T	NXP	获取价格	IC LVC/LCX/Z SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver
74LVC86	NXP	获取价格	Quad 2-input EXCLUSIVE-OR gate
74LVC86A	NXP	获取价格	Quad 2-input exclusive OR gate
74LVC86A	STMICROELECTRONICS	获取价格	LOW VOLTAGE CMOS QUAD EXCLUSIVE OR GATE HIGH PERFORMANCE

与74LVC841APW,118相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

17
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

14
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

35

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC841APW,118

74LVC841APW,118 技术参数

74LVC841APW,118 数据手册

74LVC841APW,118 替代型号

与74LVC841APW,118相关器件

与74LVC841APW,118相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC841APW,118

74LVC841APW,118 技术参数

74LVC841APW,118 数据手册

74LVC841APW,118 替代型号

与74LVC841APW,118相关器件

与74LVC841APW,118相关文章

您还可以找

您在本页遇到什么问题？