Datasheet > 74LVC3G17GN

74LVC3G17GN

更新时间： 2024-10-01 11:10:43

品牌	Logo	应用领域
安世 - NEXPERIA		/
页数	文件大小	规格书
17页	273K
描述
Triple non-inverting Schmitt trigger with 5 V tolerant inputProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC3G17GN 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SON,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.59
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-N8
JESD-609代码：	e3	长度：	1.2 mm
逻辑集成电路类型：	BUFFER	湿度敏感等级：	1
功能数量：	3	输入次数：	1
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	SON	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
传播延迟（tpd）：	13.1 ns	座面最大高度：	0.35 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.3 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	1 mm
Base Number Matches：	1

74LVC3G17GN 数据手册

74LVC3G17

Triple non-inverting Schmitt trigger with 5 V tolerant input

Rev. 14 — 26 August 2021

Product data sheet

1. General description

The 74LVC3G17 is a triple buffer with Schmitt-trigger inputs. Inputs can be driven from either 3.3 V

or 5 V devices. This feature allows the use of these devices as translators in mixed 3.3 V and 5 V

environments.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

2. Features and benefits

•

Wide supply voltage range from 1.65 V to 5.5 V

•

Overvoltage tolerant inputs to 5.5 V

High noise immunity

±24 mA output drive (V_CC= 3.0 V)

CMOS low-power consumption

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Complies with JEDEC standards

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

JESD36 (4.5 V to 5.5 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

3. Applications

•

Wave and pulse shapers for highly noisy environments

12 3 4 5 6 7...17

中文翻译

下载PDF

与74LVC3G17GN相关器件

型号	品牌	获取价格	描述	数据表
74LVC3G17GN,115	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input SON 8-Pin
74LVC3G17GS	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT NON-INVERT GATE, PDSO8, 1.35 X 1 MM, 0.35 MM HEIGHT, SOT1
74LVC3G17GS	NEXPERIA	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC3G17GT	NXP	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant input
74LVC3G17GT	NEXPERIA	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant inputProduction
74LVC3G17GT,115	NXP	获取价格	74LVC3G17 - Triple non-inverting Schmitt trigger with 5 V tolerant input SON 8-Pin
74LVC3G17GT-G	NXP	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant input
74LVC3G17-Q100	NEXPERIA	获取价格	Triple non-inverting Schmitt trigger with 5 V tolerant input
74LVC3G34	NXP	获取价格	Triple buffer gate
74LVC3G34	DIODES	获取价格	Triple gate 1 Input Buffer

与74LVC3G17GN相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

29
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

25
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

25
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

35

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G17GN

74LVC3G17GN 技术参数

74LVC3G17GN 数据手册

与74LVC3G17GN相关器件

与74LVC3G17GN相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G17GN

74LVC3G17GN 技术参数

74LVC3G17GN 数据手册

与74LVC3G17GN相关器件

与74LVC3G17GN相关文章

您还可以找

您在本页遇到什么问题？