Datasheet > 74LVC2G34GW-Q100

74LVC2G34GW-Q100

更新时间： 2024-11-17 02:56:59

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
12页	204K
描述
Dual buffer gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G34GW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.56
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G6
JESD-609代码：	e3	长度：	2 mm
逻辑集成电路类型：	BUFFER	湿度敏感等级：	1
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	10.8 ns	筛选级别：	AEC-Q100
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74LVC2G34GW-Q100 数据手册

74LVC2G34-Q100

Dual buffer gate

Rev. 3 — 28 January 2019

Product data sheet

1. General description

The 74LVC2G34-Q100 provides two buffers.

Inputs can be driven from either 3.3 V or 5 V devices. These features allow the use of these

devices in a mixed 3.3 V and 5 V environment.

This device is fully specified for partial power-down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the damaging backflow current through the device when it is

powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

Wide supply voltage range from 1.65 V to 5.5 V

5 V tolerant inputs for interfacing with 5 V logic

High noise immunity

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8B/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

•

±24 mA output drive (V_CC= 3.0 V)

CMOS low power consumption

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

SOT363

SOT457

74LVC2G34GW-Q100 -40 °C to +125 °C

74LVC2G34GV-Q100 -40 °C to +125 °C

SC-88

plastic surface-mounted package; 6 leads

TSOP6

plastic surface-mounted package

(SC-74; TSOP6); 6 leads

74LVC2G34GM-Q100 -40 °C to +125 °C

XSON6

plastic extremely thin small outline package;

no leads; 6 terminals; body 1 x 1.45 x 0.5 mm

SOT886

12 3 4 5 6 7...12

中文翻译

下载PDF

与74LVC2G34GW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G34GW-Q100,1	NXP	获取价格	74LVC2G34-Q100 - Dual buffer gate TSSOP 6-Pin
74LVC2G34GX	NEXPERIA	获取价格	Dual buffer gateProduction
74LVC2G34-Q100	NEXPERIA	获取价格	Dual buffer gate
74LVC2G34W6	DIODES	获取价格	DUAL BUFFER
74LVC2G34W6-7	DIODES	获取价格	DUAL BUFFER
74LVC2G38	NXP	获取价格	Dual 2-input NAND gate (open drain)
74LVC2G38	DIODES	获取价格	Dual 2 Input NAND Logic Gates Open Drains
74LVC2G38DC	NEXPERIA	获取价格	Dual 2-input NAND gate; open drainProduction
74LVC2G38DC	NXP	获取价格	Dual 2-input NAND gate (open drain)
74LVC2G38DC-G	NXP	获取价格	Dual 2-input NAND gate; open drain - Description: Dual 2-input NAND Gate (Open Drain) ; Lo

与74LVC2G34GW-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

15
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

8
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G34GW-Q100

74LVC2G34GW-Q100 技术参数

74LVC2G34GW-Q100 数据手册

与74LVC2G34GW-Q100相关器件

与74LVC2G34GW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G34GW-Q100

74LVC2G34GW-Q100 技术参数

74LVC2G34GW-Q100 数据手册

与74LVC2G34GW-Q100相关器件

与74LVC2G34GW-Q100相关文章

您还可以找

您在本页遇到什么问题？