Datasheet > 74LVC2G32DC-Q100,125

74LVC2G32DC-Q100,125

更新时间： 2024-10-01 20:58:31

品牌	Logo	应用领域
恩智浦 - NXP		栅光电二极管逻辑集成电路
页数	文件大小	规格书
14页	109K
描述
OR Gate, LVC/LCX/Z Series, 2-Func, 2-Input, CMOS, PDSO8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G32DC-Q100,125 技术参数

生命周期：	Active	包装说明：	VSSOP,
Reach Compliance Code：	unknown	风险等级：	5.6
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G8
长度：	2.3 mm	逻辑集成电路类型：	OR GATE
功能数量：	2	输入次数：	2
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	11 ns
筛选级别：	AEC-Q100	座面最大高度：	1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	宽度：	2 mm
Base Number Matches：	1

74LVC2G32DC-Q100,125 数据手册

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第2页

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第3页

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第4页

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第5页

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第6页

浏览型号74LVC2G32DC-Q100,125的Datasheet PDF文件第7页

74LVC2G32-Q100

Dual 2-input OR gate

Rev. 1 — 4 July 2013

Product data sheet

1. General description

The 74LVC2G32-Q100 provides a 2-input OR gate function.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these

devices as translators in a mixed 3.3 V and 5 V environment.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backflow current through the device

when it is powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Wide supply voltage range from 1.65 V to 5.5 V

 5 V tolerant outputs in the Power-down mode

 High noise immunity

 24 mA output drive (V_CC= 3.0 V)

 CMOS low power consumption

 Complies with JEDEC standard:

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD8-B/JESD36 (2.7 V to 3.6 V)

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Inputs accept voltages up to 5 V

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

12 3 4 5 6 7...14

中文翻译

下载PDF

与74LVC2G32DC-Q100,125相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G32DP	NXP	获取价格	Dual 2-input OR gate
74LVC2G32DP	NEXPERIA	获取价格	Dual 2-input OR gateProduction
74LVC2G32DP-G	NXP	获取价格	Dual 2-input OR gate - Description: Dual 2-input OR Gate ; Logic switching levels: TTL ; N
74LVC2G32DP-Q100	NEXPERIA	获取价格	Dual 2-input OR gate
74LVC2G32GD	NXP	获取价格	Dual 2-input OR gate
74LVC2G32GM	NXP	获取价格	Dual 2-input OR gate
74LVC2G32GM,115	NXP	获取价格	74LVC2G32 - Dual 2-input OR gate QFN 8-Pin
74LVC2G32GM,125	NXP	获取价格	74LVC2G32 - Dual 2-input OR gate QFN 8-Pin
74LVC2G32GM-G	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL 2-INPUT OR GATE, PDSO8, 0.95 X 1.95 MM, 0.50 MM HEIGHT, PLASTIC,
74LVC2G32GN	NEXPERIA	获取价格	Dual 2-input OR gateProduction

与74LVC2G32DC-Q100,125相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

38
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

32
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

28
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

40

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G32DC-Q100,125

74LVC2G32DC-Q100,125 技术参数

74LVC2G32DC-Q100,125 数据手册

与74LVC2G32DC-Q100,125相关器件

与74LVC2G32DC-Q100,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G32DC-Q100,125

74LVC2G32DC-Q100,125 技术参数

74LVC2G32DC-Q100,125 数据手册

与74LVC2G32DC-Q100,125相关器件

与74LVC2G32DC-Q100,125相关文章

您还可以找

您在本页遇到什么问题？