5秒后页面跳转
捷配首页

Datasheet > 74LVC16244ADGG-Q1J
74LVC16244ADGG-Q1J PDF预览

74LVC16244ADGG-Q1J

更新时间： 2024-11-25 19:29:03
品牌 Logo 应用领域
恩智浦 - NXP /
页数 文件大小 规格书
15页 196K
描述
74LVC(H)16244A-Q100 - 16-bit buffer/line driver; 5 V input/output tolerant; 3-state TSSOP 48-Pin

阅读下载

中文翻译

获取价格

74LVC16244ADGG-Q1J 技术参数

是否Rohs认证： 符合生命周期：Transferred
零件包装代码：TSSOP包装说明：6.10 MM, PLASTIC, MO-153, SOT362-1, TSSOP-48
针数：48Reach Compliance Code：compliant
风险等级：5.78Base Number Matches：1

74LVC16244ADGG-Q1J 数据手册

 浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第2页浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第3页浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第4页浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第5页浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第6页浏览型号74LVC16244ADGG-Q1J的Datasheet PDF文件第7页 
74LVC16244A-Q100;  
74LVCH16244A-Q100  
16-bit buffer/line driver; 5 V input/output tolerant; 3-state  
Rev. 2 — 27 September 2013  
Product data sheet  
1. General description  
The 74LVC16244A-Q100; 74LVCH16244A-Q100 are 16-bit non-inverting buffer/line  
drivers with 3-state bus compatible outputs. The device can be used as four 4-bit buffers,  
two 8-bit buffers or one 16-bit buffer. It features four output enable inputs (1OE to 4OE)  
each controlling four of the 3-state outputs. A HIGH on nOE causes the outputs to assume  
a high-impedance OFF-state.  
Inputs can be driven from either 3.3 V or 5 V devices. When disabled, up to 5.5 V can be  
applied to the outputs. These features allow the use of these devices in mixed  
3.3 V and 5 V applications.  
The 74LVCH16244A-Q100 bus hold on data inputs eliminates the need for external  
pull-up resistors to hold unused inputs.  
This product has been qualified to the Automotive Electronics Council (AEC) standard  
Q100 (Grade 1) and is suitable for use in automotive applications.  
2. Features and benefits  
Automotive product qualification in accordance with AEC-Q100 (Grade 1)  
Specified from 40 C to +85 C and from 40 C to +125 C  
5 V tolerant inputs/outputs for interfacing with 5 V logic  
Wide supply voltage range from 1.2 V to 3.6 V  
CMOS low power consumption  
Multibyte flow-through standard pinout architecture  
Low inductance multiple power and ground pins for minimum noise and ground  
bounce  
Direct interface with TTL levels  
High-impedance when VCC = 0 V  
All data inputs have bus hold. (74LVCH16244A-Q100 only)  
Complies with JEDEC standard:  
JESD8-7A (1.65 V to 1.95 V)  
JESD8-5A (2.3 V to 2.7 V)  
JESD8-C/JESD36 (2.7 V to 3.6 V)  
ESD protection:  
MIL-STD-883, method 3015 exceeds 2000 V  
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )  
 
 
1234567...15

中文翻译

下载PDF

与74LVC16244ADGG-Q1J相关器件

型号 品牌 获取价格 描述 数据表
74LVC16244ADGGRG4 TI

获取价格

 		16-BIT BUFFER/DRIVER WITH 3-STATE OUTPUTS
74LVC16244ADGV NEXPERIA

获取价格

 		16-bit buffer/line driver; 5 V input/output tolerant; 3-stateProduction
74LVC16244ADGV-Q100 NEXPERIA

获取价格

 		16-bit buffer/line driver; 5 V input/output tolerant; 3-state
74LVC16244ADGVRE4 TI

获取价格

 		16-BIT BUFFER/DRIVER WITH 3-STATE OUTPUTS
74LVC16244ADGVRG4 TI

获取价格

 		16-BIT BUFFER/DRIVER WITH 3-STATE OUTPUTS
74LVC16244ADL NXP

获取价格

 		16-bit buffer/line driver; 5V input/output tolerant 3-State
74LVC16244ADL,118 NXP

获取价格

 		74LVC16244A; 74LVCH16244A - 16-bit buffer/line driver; 5 V input/output tolerant; 3-state
74LVC16244ADL-T ETC

获取价格

 		Quad 4-Bit Buffer/Driver
74LVC16244AEV NXP

获取价格

 		16-bit buffer/line driver; 5 V input/output tolerant; 3-state
74LVC16244AEV,118 NXP

获取价格

 		74LVC16244A; 74LVCH16244A - 16-bit buffer/line driver; 5 V input/output tolerant; 3-state

与74LVC16244ADGG-Q1J相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证