Datasheet > 逻辑 > 计数器> 74HC4510PW

74HC4510PW

更新时间： 2024-02-29 19:06:53

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

74HC4510PW 技术参数

生命周期：	Active	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.33	其他特性：	TCO OUTPUT
计数方向：	BIDIRECTIONAL	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
负载电容（CL）：	50 pF	负载/预设输入：	YES
逻辑集成电路类型：	DECADE COUNTER	工作模式：	SYNCHRONOUS
位数：	4	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	66 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	20 MHz
Base Number Matches：	1

Philips Semiconductors

Product speciﬁcation

BCD up/down counter

74HC/HCT4510

(1) HC : V_M= 50%; V_I= GND to V_CC

HCT: V_M= 1.3 V; V_I= GND to 3 V.

Fig.9 Waveforms showing the preset enable

pulse width, preset enable to output

delays and output transition times.

Fig.10 Waveforms showing the master reset pulse,

master reset to terminal count and Q_ndelay

and master reset to clock removal time.

(1) HC : V_M= 50%; V_I= GND to V_CC

HCT: V_M= 1.3 V; V_I= GND to 3 V.

Fig.11 Waveforms showing the data set-up and

hold times to parallel load (PL).

December 1990

1...7 8 91011 12

下载PDF

型号	品牌	描述	获取价格	数据表
74HC4510PW-T	NXP	IC HC/UH SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT BIDIRECTIONAL DECADE COUNTER, PDSO16, C	获取价格
74HC4511	NXP	BCD to 7-segment latch/decoder/driver	获取价格
74HC4511D	NXP	BCD to 7-segment latch/decoder/driver	获取价格
74HC4511D	NEXPERIA	BCD to 7-segment latch/decoder/driverProduction	获取价格
74HC4511D,653	NXP	74HC(T)4511 - BCD to 7-segment latch/decoder/driver SOP 16-Pin	获取价格
74HC4511D/T3	NXP	IC HC/UH SERIES, SEVEN SEGMENT DECODER/DRIVER, TRUE OUTPUT, PDSO16, SOT-109, SOP-16, Decod	获取价格