Datasheet > 74HC259PW,112

74HC259PW,112

更新时间： 2025-09-24 19:05:39

品牌	Logo	应用领域
安世 - NEXPERIA		/
页数	文件大小	规格书
17页	283K
描述
类型:D 型，可寻址;元器件封装:16-TSSOP;电流 - 输出高、低:5.2mA，5.2mA;最小工作电压(V):2V;最大工作电压(V):6V;传播延迟时间(ns):17ns;最大输出电流(mA):5.2mA;

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC259PW,112 技术参数

是否Rohs认证：	符合	生命周期：	Active
零件包装代码：	TSSOP	包装说明：	TSSOP,
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.21
其他特性：	1:8 DMUX FOLLOWED BY LATCH	系列：	HC/UH
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e4
长度：	5 mm	逻辑集成电路类型：	D LATCH
湿度敏感等级：	1	位数：	1
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	255 ns	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	LOW LEVEL
宽度：	4.4 mm	Base Number Matches：	1

74HC259PW,112 数据手册

74HC259; 74HCT259

8-bit addressable latch

Rev. 7 — 2 September 2020

Product data sheet

1. General description

The 74HC259; 74HCT259 is an 8-bit addressable latch. The device features four modes of

operation. In the addressable latch mode, data on the D input is written into the latch addressed

by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches

will retain their previous states. In memory mode, all latches retain their previous states and are

unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the

addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs

are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This

enables the use of current limiting resistors to interface inputs to voltages in excess of V_CC

2. Features and benefits

•

Wide supply voltage range from 2.0 V to 6.0 V

•

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Complies with JEDEC standards:

•

JESD8C (2.7 V to 3.6 V)

JESD7A (2.0 V to 6.0 V)

•

Combined demultiplexer and 8-bit latch

Serial-to-parallel capability

Output from each storage bit available

Random (addressable) data entry

Easily expandable

Common reset input

Useful as a 3-to-8 active HIGH decoder

Input levels:

•

For 74HC259: CMOS level

For 74HCT259: TTL level

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

CDM JESD22E exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

12 3 4 5 6 7...17

中文翻译

下载PDF

与74HC259PW,112相关器件

型号	品牌	获取价格	描述	数据表
74HC259PW,118	NXP	获取价格	74HC(T)259 - 8-bit addressable latch TSSOP 16-Pin
74HC259PW,118	NEXPERIA	获取价格	类型:D 型，可寻址;元器件封装:16-TSSOP;电流 - 输出高、低:5.2mA，5.
74HC259PW-Q100	NXP	获取价格	8-bit addressable latch
74HC259PW-Q100	NEXPERIA	获取价格	8-bit addressable latchProduction
74HC259PW-Q100,118	NEXPERIA	获取价格	类型:D 型，可寻址;元器件封装:16-TSSOP;
74HC259PW-T	NXP	获取价格	IC HC/UH SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, 4.40 MM, PLASTIC, MO-15
74HC27	NXP	获取价格	Triple 3-input NOR gate
74HC27-Q100	NEXPERIA	获取价格	Triple 3-input NOR gate
74HC273	SLS	获取价格	Octal D Flip-Flop with Common Clock and Reset
74HC273	NXP	获取价格	Octal D-type flip-flop with reset; positive-edge trigger

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC259PW,112

74HC259PW,112 技术参数

74HC259PW,112 数据手册

与74HC259PW,112相关器件

与74HC259PW,112相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC259PW,112

74HC259PW,112 技术参数

74HC259PW,112 数据手册

与74HC259PW,112相关器件

与74HC259PW,112相关文章

您还可以找

您在本页遇到什么问题？