Datasheet > 74HC259PW-T

74HC259PW-T

更新时间： 2024-01-06 07:21:01

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管输出元件逻辑集成电路触发器
页数	文件大小	规格书
21页	116K
描述
IC HC/UH SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, 4.40 MM, PLASTIC, MO-153, SOT-403-1, TSSOP-16, FF/Latch

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC259PW-T 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP16,.25	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.07	其他特性：	1:8 DMUX FOLLOWED BY LATCH
系列：	HC/UH	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D LATCH
最大I（ol）：	0.004 A	湿度敏感等级：	1
位数：	1	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	2/6 V
Prop。Delay @ Nom-Sup：	56 ns	传播延迟（tpd）：	255 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	NICKEL PALLADIUM GOLD
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	LOW LEVEL	宽度：	4.4 mm
Base Number Matches：	1

74HC259PW-T 数据手册

74HC259; 74HCT259

8-bit addressable latch

Rev. 04 — 25 February 2009

Product data sheet

1. General description

The 74HC259; 74HCT259 are high-speed Si-gate CMOS devices and are pin compatible

with Low-power Schottky TTL (LSTTL). They are speciﬁed in compliance with JEDEC

standard No. 7-A.

The 74HC259; 74HCT259 are high-speed 8-bit addressable latches designed for general

purpose storage applications in digital systems. They are multifunctional devices capable

of storing single-line data in eight addressable latches and providing a 3-to-8 decoder and

multiplexer function with active HIGH outputs (Q0 to Q7). They also incorporates an active

LOW common reset (MR) for resetting all latches as well as an active LOW enable input

(LE).

The 74HC259; 74HCT259 has four modes of operation:

• Addressable latch mode, in this mode data on the data line (D) is written into the

addressed latch. The addressed latch will follow the data input with all non-addressed

latches remaining in their previous states.

• Memory mode, in this mode all latches remain in their previous states and are

unaffected by the data or address inputs.

• Demultiplexing mode (or 3-to-8 decoding), in this mode the addressed output follows

the state of the data input (D) with all other outputs in the LOW state.

• Reset mode, in this mode all outputs are LOW and unaffected by the address inputs

(A0 to A2) and data input (D).

When operating the 74HC259; 74HCT259 as an address latch, changing more than one

address bit could impose a transient wrong address. Therefore, this should only be done

while in the Memory mode.

2. Features

I Combined demultiplexer and 8-bit latch

I Serial-to-parallel capability

I Output from each storage bit available

I Random (addressable) data entry

I Easily expandable

I Common reset input

I Useful as a 3-to-8 active HIGH decoder

I Input levels:

N For 74HC259: CMOS level

N For 74HCT259: TTL level

12 3 4 5 6 7...21

下载PDF

与74HC259PW-T相关器件

型号	品牌	描述	获取价格	数据表
74HC259-Q100	NXP	8-bit addressable latch	获取价格
74HC27	NXP	Triple 3-input NOR gate	获取价格
74HC273	NXP	Octal D-type flip-flop with reset; positive-edge trigger	获取价格
74HC273	SLS	Octal D Flip-Flop with Common Clock and Reset	获取价格
74HC273	HGSEMI	高速硅栅COME 8位上升沿触发D型触发器	获取价格
74HC273BQ	NEXPERIA	Octal D-type flip-flop with reset; positive-edge triggerProduction	获取价格

与74HC259PW-T相关文章

TLP250光耦合器：资料手册参数分析
2024-05-09

2
DA14580 低功耗蓝牙系统级芯片(SoC)：资料手册参数分析
2024-05-09

2
INA226 高精度电流和功率监控器：资料手册参数分析
2024-05-09

2
SI2302 N沟道MOSFET：资料手册参数分析
2024-05-09

2

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC259PW-T

74HC259PW-T 技术参数

74HC259PW-T 数据手册

与74HC259PW-T相关器件

与74HC259PW-T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HC259PW-T

74HC259PW-T 技术参数

74HC259PW-T 数据手册

与74HC259PW-T相关器件

与74HC259PW-T相关文章

您还可以找

您在本页遇到什么问题？