Datasheet > 74AHCT377PW-Q100

74AHCT377PW-Q100

更新时间： 2024-12-01 15:30:03

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
17页	162K
描述
IC D FLIP-FLOP, FF/Latch

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHCT377PW-Q100 技术参数

生命周期：	Transferred	包装说明：	TSSOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.62	系列：	AHCT/VHCT/VT
JESD-30 代码：	R-PDSO-G20	长度：	6.5 mm
逻辑集成电路类型：	D FLIP-FLOP	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	13.5 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	80 MHz
Base Number Matches：	1

74AHCT377PW-Q100 数据手册

74AHC377-Q100;

74AHCT377-Q100

Octal D-type flip-flop with data enable; positive-edge trigger

Rev. 1 — 3 December 2013

Product data sheet

1. General description

The 74AHC377-Q100; 74AHCT377-Q100 is a high-speed Si-gate CMOS device and is

pin compatible with Low-power Schottky TTL (LSTTL). It is specified in compliance with

JEDEC standard No. 7-A. The 74AHC377-Q100; 74AHCT377-Q100 has eight

edge-triggered, D-type flip-flops with individual D inputs and Q outputs. A common clock

input (CP) loads all flip-flops simultaneously when the data enable input (E) is LOW. The

state of each D input, one set-up time before the LOW-to-HIGH clock transition, is

transferred to the corresponding output (Qn) of the flip-flop. The E input is only required to

be stable one set-up time prior to the LOW-to-HIGH transition for predictable operation.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Balanced propagation delays

 All inputs have Schmitt-trigger actions

 Inputs accept voltages higher than V_CC

 Ideal for addressable register applications

 Data enable for address and data synchronization

 Eight positive-edge triggered D-type flip-flops

 Input levels:

 For 74AHC377-Q100: CMOS level

 For 74AHCT377-Q100: TTL level

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 )

 Multiple package options

12 3 4 5 6 7...17

中文翻译

下载PDF

与74AHCT377PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74AHCT377PW-T	NXP	获取价格	IC AHCT/VHCT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, PLASTIC, TS
74AHCT377-Q100	NEXPERIA	获取价格	Octal D-type flip-flop with data enable; positive-edge trigger
74AHCT377SO	IDT	获取价格	D Flip-Flop, 8-Func, Positive Edge Triggered, CMOS
74AHCT3G04	NXP	获取价格	INVERTER
74AHCT3G04DC	NXP	获取价格	INVERTER
74AHCT3G04DC	PHILIPS	获取价格	Inverter, CMOS, PDSO8,
74AHCT3G04DC	NEXPERIA	获取价格	InverterProduction
74AHCT3G04DC,125	NXP	获取价格	74AHC(T)3G04 - Inverter SSOP 8-Pin
74AHCT3G04DC-Q100	NXP	获取价格	AHCT/VHCT/VT SERIES, TRIPLE 1-INPUT INVERT GATE, PDSO8, 2.30 MM, PLASTIC, MO-187, SOT765-1
74AHCT3G04DC-Q100	NEXPERIA	获取价格	The 74AHC3G04-Q100; 74AHCT3G04-Q100 are high-speed Si-gate CMOS devices. They provide thre

与74AHCT377PW-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

53
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

42
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

70
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

66

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT377PW-Q100

74AHCT377PW-Q100 技术参数

74AHCT377PW-Q100 数据手册

与74AHCT377PW-Q100相关器件

与74AHCT377PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT377PW-Q100

74AHCT377PW-Q100 技术参数

74AHCT377PW-Q100 数据手册

与74AHCT377PW-Q100相关器件

与74AHCT377PW-Q100相关文章

您还可以找

您在本页遇到什么问题？