Datasheet > 74AHCT157PW

74AHCT157PW

更新时间： 2023-09-03 20:30:34

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
15页	260K
描述
Quad 2-input multiplexerProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHCT157PW 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	TSSOP, TSSOP16,.25	Reach Compliance Code：	unknown
风险等级：	5.69	JESD-30 代码：	R-PDSO-G16
负载电容（CL）：	50 pF	逻辑集成电路类型：	MULTIPLEXER
最大I（ol）：	0.008 A	功能数量：	4
输入次数：	2	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
电源：	5 V	Prop。Delay @ Nom-Sup：	11 ns
认证状态：	Not Qualified	子类别：	Multiplexer/Demultiplexers
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	Base Number Matches：	1

74AHCT157PW 数据手册

74AHC157; 74AHCT157

Quad 2-input multiplexer

Rev. 3 — 10 September 2020

Product data sheet

1. General description

The 74AHC/AHCT157 are high-speed Si-gate CMOS devices and are pin compatible with Low

Power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74AHC/AHCT157 are quad 2-input multiplexer which select 4 bits of data from two sources

under the control of a common data select input (S). The enable input (E) is active LOW. When E is

HIGH, all of the outputs (1Y to 4Y) are forced LOW regardless of all other input conditions.

Moving the data from two groups of registers to four common output buses is a common use of

the 74AHC/AHCT157. The state of the common data select input (S) determines the particular

for implementing highly irregular logic by generating any four of the 16 different functions of two

variables with one variable common. The 74AHC/AHCT157 is logic implementation of a 4-pole,

2-position switch, where the position of the switch is determine by the logic levels applied to S.

The logic equations are:

•

1Y = E × (1I1 × S + 1I0 × S)

2Y = E × (2I1 × S + 2I0 × S)

3Y = E × (3I1 × S + 3I0 × S)

4Y = E × (4I1 × S + 4I0 × S)

2. Features

•

Balanced propagation delays

All inputs have a Schmitt-trigger action

Inputs accepts voltages higher than V_CC

Multiple input enable for easy expansion

Ideal for memory chip select decoding

For 74AHC157 only: operates with CMOS input levels

For 74AHCT157 only: operates with TTL input levels

ESD protection:

•

HBM JESD22-A114E exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

CDM JESD22-C101C exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

12 3 4 5 6 7...15

中文翻译

下载PDF

与74AHCT157PW相关器件

型号	品牌	获取价格	描述	数据表
74AHCT157PW,112	NXP	获取价格	74AHC(T)157 - Quad 2-input multiplexer TSSOP 16-Pin
74AHCT157PW/T3	NXP	获取价格	IC AHCT/VHCT/VT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, PDSO16, 4.40 MM, P
74AHCT157PWDH	NXP	获取价格	Quad 2-input multiplexer
74AHCT157PW-Q100	NEXPERIA	获取价格	Automotive product qualification in accordance with AEC-Q100
74AHCT157PW-T	NXP	获取价格	IC AHCT/VHCT/VT SERIES, QUAD 2 LINE TO 1 LINE MULTIPLEXER, TRUE OUTPUT, PDSO16, 4.40 MM, P
74AHCT16240DGGRE4	TI	获取价格	16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
74AHCT16240DGGRG4	TI	获取价格	16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
74AHCT16240DGVRE4	TI	获取价格	16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
74AHCT16240DGVRG4	TI	获取价格	16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
74AHCT16240DLRG4	TI	获取价格	16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

与74AHCT157PW相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

3
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

3
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

3
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

3

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT157PW

74AHCT157PW 技术参数

74AHCT157PW 数据手册

与74AHCT157PW相关器件

与74AHCT157PW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHCT157PW

74AHCT157PW 技术参数

74AHCT157PW 数据手册

与74AHCT157PW相关器件

与74AHCT157PW相关文章

您还可以找

您在本页遇到什么问题？