5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> 74ACT11074N
74ACT11074N PDF预览

74ACT11074N

更新时间： 2024-11-30 22:34:15
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
5页 84K
描述
DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET

阅读下载

中文翻译

获取价格

74ACT11074N 技术参数

是否Rohs认证：符合生命周期：Active
零件包装代码：DIP包装说明：DIP, DIP14,.3
针数：14Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
Factory Lead Time：1 week风险等级：2.01
Samacsys Confidence：Samacsys Status：Released
Samacsys PartID：604905Samacsys Pin Count：14
Samacsys Part Category：Integrated CircuitSamacsys Package Category：Other
Samacsys Footprint Name：DIP254P762X508-14Samacsys Released Date：2017-01-12 12:59:53
Is Samacsys：N系列：ACT
JESD-30 代码：R-PDIP-T14JESD-609代码：e4
长度：19.3 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：100000000 Hz
最大I（ol）：0.024 A位数：1
功能数量：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
包装方法：TUBE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：0.04 mA
传播延迟（tpd）：8.8 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：6.35 mm最小 fmax：100 MHz
Base Number Matches：1

74ACT11074N 数据手册

 浏览型号74ACT11074N的Datasheet PDF文件第2页浏览型号74ACT11074N的Datasheet PDF文件第3页浏览型号74ACT11074N的Datasheet PDF文件第4页浏览型号74ACT11074N的Datasheet PDF文件第5页 
74ACT11074  
DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP  
WITH CLEAR AND PRESET  
SCAS498A – DECEMBER 1986 – REVISED APRIL 1996  
D, DB, OR N PACKAGE  
(TOP VIEW)  
Inputs Are TTL-Voltage Compatible  
Center-Pin V and GND Configurations to  
Minimize High-Speed Switching Noise  
CC  
1PRE  
1Q  
1
2
3
4
5
6
7
14 1CLK  
EPIC (Enhanced-Performance Implanted  
CMOS) 1- m Process  
13  
12  
11  
10  
9
1D  
1Q  
1CLR  
500-mA Typical Latch-Up Immunity  
at 125°C  
GND  
2Q  
V
CC  
2CLR  
2D  
Package Options Include Plastic  
Small-Outline (D) and Shrink Small-Outline  
(DB) Packages, and Standard Plastic  
300-mil DIPs (N)  
2Q  
8
2PRE  
2CLK  
description  
This device contains two independent positive-edge-triggered D-type flip-flops. A low level at the preset (PRE)  
or clear (CLR) input sets or resets the outputs regardless of the levels of the other inputs. When PRE and CLR  
are inactive (high), data at the data (D) input meeting the setup-time requirements are transferred to the outputs  
on the low-to-high transition of the clock (CLK) pulse. Clock triggering occurs at a voltage level and is not directly  
related to the rise time of the clock pulse. Following the hold time interval, data at the D input may be changed  
without affecting the levels at the outputs.  
The 74ACT11074 is characterized for operation from –40°C to 85°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
PRE  
L
CLK  
D
X
X
X
H
L
Q
H
L
Q
L
CLR  
H
X
X
X
↑
H
L
H
L
L
H
H
H
H
H
L
L
H
H
↑
H
H
H
L
X
Q
Q
0
0
†
This configuration is unstable; that is, it does not  
persist when either PRE or CLR returns to its  
inactive (high) level.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
EPIC is a trademark of Texas Instruments Incorporated.  
Copyright 1996, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
12345

中文翻译

下载PDF

74ACT11074N 替代型号

型号 品牌 替代类型 描述 数据表
74ACT11074DBLE TI

完全替代

 DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET
74ACT11074NSR TI

类似代替

 DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET

与74ACT11074N相关器件

型号 品牌 获取价格 描述 数据表
74ACT11074NE4 TI

获取价格

 		ACT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, 0.300
74ACT11074NSR TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET
74ACT11074NSRE4 TI

获取价格

 		ACT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, GREEN,
74ACT11074NSRG4 TI

获取价格

 		ACT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, GREEN,
74ACT11086 TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATE
74ACT11086D TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATE
74ACT11086D ROCHESTER

获取价格

 		XOR Gate, ACT Series, 4-Func, 2-Input, CMOS, PDSO16, PLASTIC, SO-16
74ACT11086DR TI

获取价格

 		ACT SERIES, QUAD 2-INPUT XOR GATE, PDSO16, PLASTIC, SO-16
74ACT11086N TI

获取价格

 		Quadruple 2-Input Exclusive-OR Gates 16-PDIP -40 to 85
74ACT11109 TI

获取价格

 		DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

与74ACT11074N相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证