5秒后页面跳转
捷配首页

Datasheet > 74ABT573AD,118
74ABT573AD,118 PDF预览

74ABT573AD,118

更新时间： 2024-11-21 15:26:31
品牌 Logo 应用领域
恩智浦 - NXP 驱动信息通信管理光电二极管逻辑集成电路
页数 文件大小 规格书
6页 53K
描述
74ABT573A - Octal D-type transparent latch (3-State) SOP 20-Pin

阅读下载

中文翻译

获取价格

74ABT573AD,118 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：SOP包装说明：SOP,
针数：20Reach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.29
其他特性：BROADSIDE VERSION OF 373系列：ABT
JESD-30 代码：R-PDSO-G20JESD-609代码：e4
长度：12.8 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER湿度敏感等级：1
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
峰值回流温度（摄氏度）：260最大电源电流（ICC）：30 mA
传播延迟（tpd）：4.7 ns认证状态：Not Qualified
座面最大高度：2.65 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：BICMOS
温度等级：INDUSTRIAL端子面层：NICKEL PALLADIUM GOLD
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：7.5 mmBase Number Matches：1

74ABT573AD,118 数据手册

 浏览型号74ABT573AD,118的Datasheet PDF文件第2页浏览型号74ABT573AD,118的Datasheet PDF文件第3页浏览型号74ABT573AD,118的Datasheet PDF文件第4页浏览型号74ABT573AD,118的Datasheet PDF文件第5页浏览型号74ABT573AD,118的Datasheet PDF文件第6页 
Philips Semiconductors  
Product specification  
74ABT573A  
Octal D-type transparent latch (3-State)  
The 74ABT573A device is an octal transparent latch coupled to  
eight 3-State output buffers. The two sections of the device are  
controlled independently by Enable (E) and Output Enable (OE)  
control gates. The 74ABT573A is functionally identical to the  
74ABT373 but has a flow-through pinout configuration to facilitate  
PC board layout and allow easy interface with microprocessors.  
FEATURES  
• 74ABT573A is flow-through pinout version of 74ABT373  
• Inputs and outputs on opposite side of package allow easy  
interface to microprocessors  
• 3-State output buffers  
• Common output enable  
• Latch-up protection exceeds 500mA per JEDEC Std 17  
The data on the D inputs are transferred to the latch outputs when  
the Latch Enable (E) input is High. The latch remains transparent to  
the data inputs while E is High, and stores the data that is present  
one setup time before the High-to-Low enable transition.  
• ESD protection exceeds 2000 V per MIL STD 883 Method 3015  
and 200 V per Machine Model  
• Power-up 3-State  
• Power-up reset  
The 3-State output buffers are designed to drive heavily loaded  
3-State buses, MOS memories, or MOS microprocessors. The  
active-Low Output Enable (OE) controls all eight 3-State buffers  
independent of the latch operation.  
DESCRIPTION  
When OE is Low, the latched or transparent data appears at the  
outputs. When OE is High, the outputs are in the High-impedance  
”OFF” state, which means they will neither drive nor load the bus.  
The 74ABT573A high-performance BiCMOS device combines low  
static and dynamic power dissipation with high speed and high  
output drive.  
QUICK REFERENCE DATA  
CONDITIONS  
= 25°C; GND = 0V  
SYMBOL  
PARAMETER  
TYPICAL  
UNIT  
T
amb  
t
t
Propagation delay  
Dn to Qn  
2.8  
3.3  
PLH  
PHL  
C = 50pF; V = 5V  
ns  
L
CC  
C
Input capacitance  
Output capacitance  
Total supply current  
V = 0V or V  
CC  
3
6
pF  
pF  
µA  
IN  
I
C
Outputs disabled; V = 0V or V  
O CC  
OUT  
CCZ  
I
Outputs disabled; V =5.5V  
100  
CC  
ORDERING INFORMATION  
PACKAGES  
TEMPERATURE RANGE OUTSIDE NORTH AMERICA  
NORTH AMERICA  
74ABT573A N  
DWG NUMBER  
SOT146-1  
20-Pin Plastic DIP  
–40°C to +85°C  
–40°C to +85°C  
–40°C to +85°C  
–40°C to +85°C  
74ABT573A N  
74ABT573A D  
74ABT573A DB  
74ABT573A PW  
20-Pin plastic SO  
74ABT573A D  
SOT163-1  
20-Pin Plastic SSOP Type II  
20-Pin Plastic TSSOP Type I  
74ABT573A DB  
74ABT573APW DH  
SOT339-1  
SOT360-1  
PIN CONFIGURATION  
PIN DESCRIPTION  
PIN  
SYMBOL  
NUMBER  
FUNCTION  
1
OE  
Output enable input (active-Low)  
Data inputs  
OE  
D0  
1
2
3
4
5
20  
19  
18  
17  
16  
V
2, 3, 4, 5,  
6, 7, 8, 9  
CC  
D0-D7  
Q0  
19, 18, 17,  
16, 15, 14,  
13, 12  
D1  
Q1  
Q2  
Q3  
Q4  
Q5  
Q6  
Q7  
E
Q0-Q7  
Data outputs  
D2  
D3  
11  
10  
20  
E
Enable input (active-High)  
Ground (0V)  
D4  
6
7
15  
14  
13  
12  
11  
GND  
D5  
V
CC  
Positive supply voltage  
D6  
8
D7  
9
GND  
10  
SA00185  
1
1995 Sep 06  
853–1455 15703  
123456

中文翻译

下载PDF

74ABT573AD,118 替代型号

型号 品牌 替代类型 描述 数据表
74ABT573AD NXP

完全替代

 Octal D-type transparent latch 3-State

与74ABT573AD,118相关器件

型号 品牌 获取价格 描述 数据表
74ABT573ADB NXP

获取价格

 		Octal D-type transparent latch 3-State
74ABT573ADB-T PHILIPS

获取价格

 		D Latch, 1-Func, 8-Bit, PDSO20
74ABT573AD-T PHILIPS

获取价格

 		D Latch, 1-Func, 8-Bit, PDSO20
74ABT573AN NXP

获取价格

 		Octal D-type transparent latch 3-State
74ABT573AN,112 NXP

获取价格

 		74ABT573A - Octal D-type transparent latch (3-State) DIP 20-Pin
74ABT573APW NXP

获取价格

 		Octal D-type transparent latch 3-State
74ABT573APW,112 NXP

获取价格

 		74ABT573A - Octal D-type transparent latch (3-State) TSSOP2 20-Pin
74ABT573APW,118 NXP

获取价格

 		74ABT573A - Octal D-type transparent latch (3-State) TSSOP2 20-Pin
74ABT573APWDH NXP

获取价格

 		Octal D-type transparent latch 3-State
74ABT573APWDH-T NXP

获取价格

 		IC ABT SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, Bus Driver/Transceiver

与74ABT573AD,118相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证