5秒后页面跳转
捷配首页

Datasheet > 7202LA12PDG
7202LA12PDG PDF预览

7202LA12PDG

更新时间： 2024-11-18 20:36:47
品牌 Logo 应用领域
艾迪悌 - IDT 时钟先进先出芯片光电二极管内存集成电路
页数 文件大小 规格书
14页 110K
描述
FIFO, 1KX9, 12ns, Asynchronous, CMOS, PDIP28, 0.600 INCH, GREEN, PLASTIC, DIP-28

阅读下载

中文翻译

获取价格

7202LA12PDG 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Active零件包装代码：DIP
包装说明：DIP, DIP28,.6针数：28
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.1
Is Samacsys：N最长访问时间：12 ns
其他特性：RETRANSMIT最大时钟频率 (fCLK)：50 MHz
周期时间：20 nsJESD-30 代码：R-PDIP-T28
JESD-609代码：e3长度：36.576 mm
内存密度：9216 bit内存集成电路类型：OTHER FIFO
内存宽度：9湿度敏感等级：1
功能数量：1端子数量：28
字数：1024 words字数代码：1000
工作模式：ASYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：1KX9
可输出：NO封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP28,.6
封装形状：RECTANGULAR封装形式：IN-LINE
并行/串行：PARALLEL峰值回流温度（摄氏度）：260
电源：5 V认证状态：Not Qualified
座面最大高度：4.699 mm最大待机电流：0.005 A
子类别：FIFOs最大压摆率：0.08 mA
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：COMMERCIAL
端子面层：Matte Tin (Sn) - annealed端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：15.24 mm
Base Number Matches：1

7202LA12PDG 数据手册

 浏览型号7202LA12PDG的Datasheet PDF文件第2页浏览型号7202LA12PDG的Datasheet PDF文件第3页浏览型号7202LA12PDG的Datasheet PDF文件第4页浏览型号7202LA12PDG的Datasheet PDF文件第5页浏览型号7202LA12PDG的Datasheet PDF文件第6页浏览型号7202LA12PDG的Datasheet PDF文件第7页 
CMOS ASYNCHRONOUS FIFO  
256 x 9, 512 x 9 and 1,024 x 9  
IDT7200L  
IDT7201LA  
IDT7202LA  
LEAD FINISH (SnPb) ARE IN EOL PROCESS - LAST TIME BUY EXPIRES JUNE 15, 2018  
•
Industrial temperature range (–40oC to +85oC) is available  
(plastic packages only)  
Green parts available, see ordering information  
FEATURES:  
• First-In/First-Out dual-port memory  
• 256 x 9 organization (IDT7200)  
•
• 512 x 9 organization (IDT7201)  
• 1,024 x 9 organization (IDT7202)  
• Low power consumption  
— Active: 440mW (max.)  
DESCRIPTION:  
TheIDT7200/7201/7202aredual-portmemoriesthatloadandemptydata  
onafirst-in/first-outbasis. ThedevicesuseFullandEmptyflagstopreventdata  
overflowandunderflowandexpansionlogictoallowforunlimitedexpansion  
capability in both word size and depth.  
—Power-down: 28mW (max.)  
• Ultra high speed—12ns access time  
• Asynchronous and simultaneous read and write  
• Fully expandable by both word depth and/or bit width  
• 720x family is pin and functionally compatible from 256 x 9 to 64k x 9  
• Status Flags: Empty, Half-Full, Full  
• Auto-retransmit capability  
• High-performance CEMOS™ technology  
• Military product compliant to MIL-STD-883, Class B  
• Standard Military Drawing #5962-87531, 5962-89666, 5962-89863  
and 5962-89536 are listed on this function  
• Dual versions available in the TSSOP package. For more informa-  
tion, see IDT7280/7281/7282 data sheet  
IDT7280 = 2 x IDT7200  
The reads and writes are internally sequential through the use of ring  
pointers,withnoaddressinformationrequiredtoloadandunloaddata. Data  
istoggledinandoutofthedevicesthroughtheuseoftheWrite(W)andRead  
(R) pins.  
Thedevicesutilizea9-bitwidedataarraytoallowforcontrolandparitybits  
attheuser’soption. Thisfeatureisespeciallyusefulindatacommunications  
applicationswhereitisnecessarytouseaparitybitfortransmission/reception  
errorchecking. ItalsofeaturesaRetransmit(RT)capabilitythatallowsforreset  
of the read pointer to its initial position when RT is pulsed LOW to allow for  
retransmissionfromthebeginningofdata. AHalf-FullFlagisavailableinthe  
singledevicemodeandwidthexpansionmodes.  
TheseFIFOsarefabricatedusinghigh-speedCMOStechnology. They  
aredesignedforthoseapplicationsrequiringasynchronousandsimultaneous  
read/writes in multiprocessing and rate buffer applications. Military grade  
productismanufacturedincompliancewithMIL-STD-883,ClassB.  
IDT7281 = 2 x IDT7201  
IDT7282 = 2 x IDT7202  
FUNCTIONAL BLOCK DIAGRAM  
DATA INPUTS  
(D0-D8)  
WRITE  
CONTROL  
W
RAM  
ARRAY  
256 x 9  
WRITE  
POINTER  
READ  
POINTER  
512 x 9  
1,024 x 9  
THREE-  
STATE  
BUFFERS  
RS  
DATA OUTPUTS  
READ  
(Q0-Q8)  
RESET  
LOGIC  
R
CONTROL  
FLAG  
LOGIC  
EF  
FF  
FL/RT  
EXPANSION  
2679 drw 01  
XO/HF  
XI  
LOGIC  
IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology,Inc.  
NOVEMBER 2017  
COMMERCIAL, INDUSTRIAL AND MILITARY TEMPERATURE RANGES  
1
©2017 Integrated Device Technology, Inc. All rights reserved. Product specifications subject to change without notice.  
DSC-2679/15  
1234567...14

中文翻译

下载PDF

7202LA12PDG 替代型号

型号 品牌 替代类型 描述 数据表
7202LA50P IDT

类似代替

 PDIP-28, Tube

与7202LA12PDG相关器件

型号 品牌 获取价格 描述 数据表
7202LA12PG IDT

获取价格

 		FIFO, 1KX9, 12ns, Asynchronous, CMOS, PDIP28, 0.600 INCH, PLASTIC, DIP-28
7202LA12SO8 IDT

获取价格

 		SOIC-28, Reel
7202LA12TD IDT

获取价格

 		FIFO, 1KX9, 12ns, Asynchronous, CMOS, CDIP28
7202LA15J8 IDT

获取价格

 		PLCC-32, Reel
7202LA15SO8 IDT

获取价格

 		SOIC-28, Reel
7202LA15SOI IDT

获取价格

 		SOIC-28, Tube
7202LA15TC IDT

获取价格

 		FIFO, 1KX9, 15ns, Asynchronous, CMOS, CDIP28
7202LA15TD IDT

获取价格

 		FIFO, 1KX9, 15ns, Asynchronous, CMOS, CDIP28
7202LA15TP IDT

获取价格

 		PDIP-28, Tube
7202LA15TPGI IDT

获取价格

 		FIFO, 1KX9, 15ns, Asynchronous, CMOS, PDIP28, GREEN, PLASTIC, DIP-28

与7202LA12PDG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证