Datasheet > 71421LA25JG

71421LA25JG

更新时间： 2024-11-05 20:10:11

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
17页	138K
描述
Application Specific SRAM, 2KX8, 25ns, CMOS, PQCC52, 0.750 X 0.750 INCH, 0.170 INCH HEIGHT, PLASTIC, LCC-52

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

71421LA25JG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	包装说明：	QCCJ, LDCC52,.8SQ
Reach Compliance Code：	compliant	风险等级：	5.41
Is Samacsys：	N	最长访问时间：	25 ns
I/O 类型：	COMMON	JESD-30 代码：	S-PQCC-J52
JESD-609代码：	e3	内存密度：	16384 bit
内存集成电路类型：	APPLICATION SPECIFIC SRAM	内存宽度：	8
湿度敏感等级：	1	功能数量：	1
端口数量：	2	端子数量：	52
字数：	2048 words	字数代码：	2000
工作模式：	ASYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	2KX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC52,.8SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
电源：	5 V	认证状态：	Not Qualified
最大待机电流：	0.0015 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.17 mA
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	Base Number Matches：	1

71421LA25JG 数据手册

HIGH SPEED

2K X 8 DUAL-PORT

STATIC RAM

IDT71321SA/LA

IDT71421SA/LA

WITH INTERRUPTS

Features

◆

MASTER IDT71321 easily expands data bus width to 16-or-

more-bits using SLAVE IDT71421

High-speed access

– Commercial: 20/25/35/55ns (max.)

– Industrial: 25/55ns (max.)

Low-power operation

◆

On-chip port arbitration logic (IDT71321 only)

BUSY output flag on IDT71321; BUSY input on IDT71421

Fully asynchronous operation from either port

Battery backup operation – 2V data retention (LA only)

TTL-compatible, single 5V ±10% power supply

Available in 52-Pin PLCC, 64-Pin TQFP, and 64-Pin STQFP

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

◆

– IDT71321/IDT71421SA

— Active: 325mW (typ.)

— Standby: 5mW (typ.)

– IDT71321/421LA

— Active: 325mW (typ.)

— Standby: 1mW (typ.)

Two INT flags for port-to-port communications

◆

Green parts available, see ordering information

FunctionalBlockDiagram

OER

OEL

R/W

I/O0L- I/O7L

I/O0R-I/O7R

I/O

Control

BUSY ^(1,2)

(1,2)

BUSY

10L

10R

Address

Decoder

MEMORY

ARRAY

Address

Decoder

ARBITRATION

and

INTERRUPT

LOGIC

R/W

(2)

INT

2691 drw 01

NOTES:

1. IDT71321 (MASTER): BUSY is open drain output and requires pullup resistor of 270Ω.

IDT71421 (SLAVE): BUSY is input.

2. Open drain output: requires pullup resistor of 270Ω.

OCTOBER 2008

DSC-2691/13

12 3 4 5 6 7...17

中文翻译

下载PDF

与71421LA25JG相关器件

型号	品牌	获取价格	描述	数据表
71421LA25JG8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQCC52
71421LA25JGI	IDT	获取价格	Application Specific SRAM, 2KX8, 25ns, CMOS, PQCC52, 0.750 X 0.750 INCH, 0.170 INCH HEIGHT
71421LA25JGI8	IDT	获取价格	Multi-Port SRAM, 2KX8, 25ns, CMOS, PQCC52
71421LA25PFG	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PFG8	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PFGI	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PFGI8	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PPG	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PPG8	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM
71421LA25PPGI	IDT	获取价格	HIGH SPEED 2K X 8 DUAL-PORT STATIC RAM

与71421LA25JG相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

71421LA25JG

71421LA25JG 技术参数

71421LA25JG 数据手册

与71421LA25JG相关器件

与71421LA25JG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

71421LA25JG

71421LA25JG 技术参数

71421LA25JG 数据手册

与71421LA25JG相关器件

与71421LA25JG相关文章

您还可以找

您在本页遇到什么问题？