Datasheet > 5V991A-2J

5V991A-2J

更新时间： 2024-02-15 09:08:16

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
8页	74K
描述
PLL Based Clock Driver, 5V Series, 4 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC, LCC-32

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5V991A-2J 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFJ
包装说明：	QCCJ, LDCC32,.5X.6	针数：	32
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.84
系列：	5V	输入调节：	STANDARD
JESD-30 代码：	R-PQCC-J32	JESD-609代码：	e0
长度：	13.97 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.012 A	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	32	实输出次数：	4
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC32,.5X.6	封装形状：	RECTANGULAR
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	225
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.5 ns	座面最大高度：	3.429 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	11.43 mm
最小 fmax：	85 MHz	Base Number Matches：	1

5V991A-2J 数据手册

IDT5V991A

COMMERCIAL AND INDUSTRIAL TEMPERATURE

RANGES

3.3V PROGRAMMABLE SKEW PLL CLOCK DRIVER TURBOCLOCK

SWITCHING CHARACTERISTICS OVER OPERATING RANGE

IDT5V991A-2

IDT5V991A-5

IDT5V991A-7

Typ.

Symbol Parameter

Min.

Typ.

Max.

Min.

Typ.

Max.

Min.

Max.

Unit

FNOM

tRPWH

tRPWL

VCO Frequency Range

See PLL Programmable Skew Range and Resolution Table

REF Pulse Width HIGH⁽¹¹⁾

REF Pulse Width LOW⁽¹¹⁾

Programmable Skew Time Unit

—

See Control Summary Table

tSKEWPR Zero Output Matched-Pair Skew (xQ0, xQ1)^(1,2,3)

tSKEW0 Zero Output Skew (All Outputs)^(1,4,5)

tSKEW1 Output Skew

—

0.05

0.1

0.2

0.25

0.5

—

0.1

0.25

0.6

0.25

0.5

—

0.1

0.3

0.6

0.25

0.75

0.25

0.7

(Rise-Rise, Fall-Fall, Same Class Outputs)^(1,6)

tSKEW2 Output Skew

—

0.3

0.25

0.5

1.2

0.5

0.9

—

0.5

1.2

0.7

—

1.5

1.2

1.7

(Rise-Fall, Nominal-Inverted, Divided-Divided)^(1,6)

tSKEW3 Output Skew

0.7

1.2

(Rise-Rise, Fall-Fall, Different Class Outputs)^(1,6)

tSKEW4 Output Skew

(Rise-Fall, Nominal-Divided, Divided-Inverted)^(1,2)

tDEV

tPD

Device-to-Device Skew^(1,2,7)

—

−0.25

−1.2

—

0.75

0.25

1.2

—

−0.5

−1.2

—

1.25

0.5

1.2

2.5

—

−0.7

−1.2

—

1.65

0.7

1.2

REF Input to FB Propagation Delay^(1,9)

Output Duty Cycle Variation from 50%⁽¹⁾

Output HIGH Time Deviation from 50%^(1,10)

Output LOW Time Deviation from 50%^(1,11)

Output Rise Time⁽¹⁾

Output Fall Time⁽¹⁾

PLL Lock Time^(1,8)

Cycle-to-Cycle Output Jitter⁽¹⁾

tODCV

tPWH

tPWL

tORISE

tOFALL

tLOCK

tJR

—

1.5

—

1.5

1.2

0.5

—

3.5

2.5

0.5

0.15

—

0.15

—

1.5

0.5

0.15

—

RMS

—

Peak-to-Peak

—

200

—

200

—

200

NOTES:

1. All timing and jitter tolerances apply for FNOM > 25MHz.

2. Skew is the time between the earliest and the latest output transition among all outputs for which the same tU delay has been selected when all are loaded with the specified load.

3. tSKEWPR is the skew between a pair of outputs (xQ0 and xQ1) when all eight outputs are selected for 0tU.

4. tSKEW0 is the skew between outputs when they are selected for 0tU.

5. For IDT5V991A-2 tSKEW0 is measured with CL = 0pF; for CL = 30pF, tSKEW0 = 0.35ns Max.

6. There are 3 classes of outputs: Nominal (multiple of tU delay), Inverted (4Q0 and 4Q1 only with 4F0 = 4F1 = HIGH), and Divided (3Qx and 4Qx only in Divide-by-2 or Divide-by-4 mode).

7. tDEV is the output-to-output skew between any two devices operating under the same conditions (VCC, ambient temperature, air flow, etc.)

8. tLOCK is the time that is required before synchronization is achieved. This specification is valid only after VCC is stable and within normal operating limits. This parameter is measured

from the application of a new signal or frequency at REF or FB until tPD is within specified limits.

9. tPD is measured with REF input rise and fall times (from 0.8V to 2V) of 1ns.

10. Measured at 2V.

11. Measured at 0.8V.

1 2 3 456 7 8

下载PDF

与5V991A-2J相关器件

型号	品牌	描述	获取价格	数据表
5V991A-2JG	IDT	PLCC-32, Tube	获取价格
5V991A-2JG8	IDT	PLCC-32, Reel	获取价格
5V991A-2JGI	IDT	PLCC-32, Tube	获取价格
5V991A-2JGI8	IDT	PLL Based Clock Driver, 5V Series, 8 True Output(s), 0 Inverted Output(s), PQCC32, GREEN,	获取价格
5V991A-5J	IDT	PLL Based Clock Driver, 5V Series, 4 True Output(s), 0 Inverted Output(s), PQCC32, PLASTIC	获取价格
5V991A-5JG	IDT	PLL Based Clock Driver, 5V Series, 4 True Output(s), 0 Inverted Output(s), PQCC32, GREEN,	获取价格

与5V991A-2J相关文章

PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

1
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

3
ADUM1201资料手册解读：参数分析、引脚说明、应用分析
2024-05-21

3
一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

2

产品中心

服务支持

精选活动

关于我们

帮助中心

5V991A-2J

5V991A-2J 技术参数

5V991A-2J 数据手册

与5V991A-2J相关器件

与5V991A-2J相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

5V991A-2J

5V991A-2J 技术参数

5V991A-2J 数据手册

与5V991A-2J相关器件

与5V991A-2J相关文章

您还可以找

您在本页遇到什么问题？