Datasheet > 5P49EE602NLGI8

5P49EE602NLGI8

更新时间： 2024-01-27 05:04:09

品牌	Logo	应用领域
艾迪悌 - IDT		时钟发生器
页数	文件大小	规格书
25页	438K
描述
VERSACLOCK? LOW POWER CLOCK GENERATOR

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

5P49EE602NLGI8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Not Recommended	零件包装代码：	VFQFPN
包装说明：	HVQCCN, LCC24,.16SQ,20	针数：	24
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.29
JESD-30 代码：	S-XQCC-N24	JESD-609代码：	e3
长度：	4 mm	湿度敏感等级：	3
端子数量：	24	最高工作温度：	85 °C
最低工作温度：	-40 °C	最大输出时钟频率：	120 MHz
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装等效代码：	LCC24,.16SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
电源：	1.8 V	主时钟/晶体标称频率：	40 MHz
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	Clock Generators	最大供电电压：	1.89 V
最小供电电压：	1.71 V	标称供电电压：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	4 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, VIDEO
Base Number Matches：	1

IDT5P49EE602

VERSACLOCK^®LOW POWER CLOCK GENERATOR

EEPROM CLOCK GENERATOR

VSYNC, HSYNC, DOT_CLK – Modulation Rate Relationship

VSYNC

HSYNC

Integer multiple of HSYNC periods

DOT_CLK

Modulation

Rate

X/2

X = Number of cycles of DOT_CLK per HSYNC period.

X/2 = Number of cycles of DOT_CLK that the modulation edge rises/falls.

Zero capacitor (Cz) = 280pF

Pole capacitor (Cp) = 30pF

LOOP FILTER

The loop filter for each PLL can be programmed to optimize

the jitter performance. The low-pass frequency response of

the PLL is the mechanism that dictates the jitter transfer

characteristics. The loop bandwidth can be extracted from

the jitter transfer. A narrow loop bandwidth is good for jitter

attenuation while a wide loop bandwidth is best for low jitter

generation. The specific loop filter components that can be

programmed are the resistor via the RZ[4:0] bits, zero

capacitor via the CZ[2:0] bits, pole capacitor via the CP[1:0]

bits, and the charge pump current via the IP#[2:0] bits.

Charge pump (Ip) = IP#[2:0] uA

VCO gain (K^VCO) = 350MHz/V * 2

The following equations govern how the loop filter is set:

IDT™ VERSACLOCK LOW POWER CLOCK GENERATOR

IDT5P49EE602 REV C 061110

1...4 5 678 9 10...25

下载PDF

型号	品牌	描述	获取价格	数据表
5P49EE801NDGI	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE801NDGI8	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE802NDGI	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE802NDGI8	IDT	VERSACLOCK? LOW POWER CLOCK GENERATOR	获取价格
5P49EE805NDGI	IDT	Video Clock Generator, 100MHz, CMOS, 4 X 4 MM, ROHS COMPLIANT, VFQFPN-28	获取价格
5P49EE805NDGI8	IDT	Video Clock Generator, 100MHz, CMOS, 4 X 4 MM, ROHS COMPLIANT, VFQFPN-28	获取价格