Datasheet > 5962G8957701QXA

5962G8957701QXA

更新时间： 2024-01-22 10:59:58

品牌	Logo	应用领域
其他 - ETC		/
页数	文件大小	规格书
61页	1184K
描述
BCRTM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5962G8957701QXA 技术参数

生命周期：	Obsolete	零件包装代码：	LCC
包装说明：	QCCN,	针数：	84
Reach Compliance Code：	unknown	ECCN代码：	3A001.A.1.A
HTS代码：	8542.31.00.01	风险等级：	5.73
Is Samacsys：	N	地址总线宽度：	16
边界扫描：	NO	最大时钟频率：	12 MHz
通信协议：	MIL STD 1553B; MIL STD 1760A	数据编码/解码方法：	BIPH-LEVEL(MANCHESTER)
最大数据传输速率：	0.125 MBps	外部数据总线宽度：	16
JESD-30 代码：	S-CQCC-N84	低功率模式：	NO
串行 I/O 数：	2	端子数量：	84
最高工作温度：	125 °C	最低工作温度：	-55 °C
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	QCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER
认证状态：	Not Qualified	筛选级别：	MIL-STD-883
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	NO LEAD	端子位置：	QUAD
总剂量：	500k Rad(Si) V	uPs/uCs/外围集成电路类型：	SERIAL IO/COMMUNICATION CONTROLLER, MIL-STD-1553
Base Number Matches：	1

5962G8957701QXA 数据手册

UT1553 BCRTM

p Register-oriented architecture to enhance

FEATURES

programmability

p Comprehensive MIL-STD-1553 dual-redundant Bus

Controller (BC) and Remote Terminal (RT) and

Monitor (M) functions

p DMA memory interface with 64K addressability

p Internal self-test

p MIL-STD-1773 compatible

p Multiple message processing capability in BC

p TimetaggingandmessagelogginginRTandMmodes

p Radiation-hardened option available for 84-lead

flatpack package only

p RemoteterminaloperationsinASD/ENASD-certified

(SEAFAC)

p Automatic polling and intermessage delay in

p Availablein84-pinpingridarray, 84-leadflatpack, 84-

BC mode

lead leadless chip-carrier

p Programmable interrupt scheme and internally

p Standard Microcircuit Drawing 5962-89577 available

generated interrupt history list

- QML Q and V compliant

REGISTERS

CONTROL

STATUS

HIGH-PRIORITY

STD PRIORITY LEVEL

STD PRIORITY PULSE

MASTER

RESET

CURRENT BC (or M) BLOCK/

12MHz

RT DESCRIPTOR SPACE

POLLING COMPARE

BUILT-IN-TEST WORD

CURRENT COMMAND

INTERRUPT

HANDLER

CLOCK &

RESET

LOGIC

INTERRUPT LOG

LIST POINTER

BC PROTOCOL

MESSAGE

HANDLER

HIGH-PRIORITY

INTERRUPT ENABLE

PARALLEL-

TO-SERIAL

CONVER-

SION

1553

DUAL

DATA

CHANNEL

HIGH-PRIORITY

INTERRUPT STATUS

CHANNEL

ENCODER/

DECODER

MODULE

BUS

TRANSFER

LOGIC

STANDARD INTERRUPT

ENABLE

1553

SERIAL-TO-

PARALLEL

CONVER-

DATA

CHANNEL

RT ADDRESS

SION

RT/MONITOR

PROTOCOL &

MESSAGE

BUILT-IN-TEST

START COMMAND

HANDLER

BUILT-

IN-

TEST

RESET COMMAND

RT TIMER

RESET COMMAND

TIMERON

ADDRESS

GENERATOR

TIMEOUT

DMA/CPU

CONTROL

MONITOR ADDRESS

CONTROL

MONITOR ADDRESS

SELECT (0-15)

DMA ARBITRATION

ADDRESS

DUAL-PORT MEMORY CONTROL

MONITOR ADDRESS

SELECT (16-31)

Figure 1. BCRTM Block Diagram

DATA

BCRTM-1

12 3 4 5 6 7...61

下载PDF

与5962G8957701QXA相关器件

型号	品牌	描述	获取价格	数据表
5962G8957701QXC	ETC	BCRTM	获取价格
5962G8957701QXX	ETC	BCRTM	获取价格
5962G8957701QXXA	ETC	BCRTM	获取价格
5962G8957701QXXC	ETC	BCRTM	获取价格
5962G8957701QYA	ETC	BCRTM	获取价格
5962G8957701QYC	ETC	BCRTM	获取价格