Datasheet > 571AAAFREQDG

571AAAFREQDG

更新时间： 2024-11-11 18:22:03

品牌	Logo	应用领域
芯科 - SILICON		机械振荡器
页数	文件大小	规格书
26页	316K
描述
LVPECL Output Clock Oscillator, 10MHz Min, 945MHz Max, ROHS COMPLIANT PACKAGE-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

571AAAFREQDG 技术参数

生命周期：	Active	Reach Compliance Code：	unknown
风险等级：	5.62	其他特性：	TRISTATE; ENABLE/DISABLE FUNCTION; TRAY
最大控制电压：	3.3 V	最小控制电压：
最长下降时间：	0.35 ns	频率调整-机械：	NO
频率偏移/牵引率：	100 ppm	频率稳定性：	100%
线性度：	10%	安装特点：	SURFACE MOUNT
最大工作频率：	945 MHz	最小工作频率：	10 MHz
最高工作温度：	85 °C	最低工作温度：	-40 °C
振荡器类型：	LVPECL	物理尺寸：	7.0mm x 5.0mm x 1.85mm
最长上升时间：	0.35 ns	最大供电电压：	3.63 V
最小供电电压：	2.97 V	标称供电电压：	3.3 V
表面贴装：	YES	最大对称度：	55/45 %
Base Number Matches：	1

571AAAFREQDG 数据手册

Si570/Si571

PRELIMINARY DATA SHEET

ANY-RATE I²C PROGRAMMABLE XO/VCXO

Features

ꢀ

Any-rate programmable output

frequencies from 10 to 945 MHz and

select frequencies to 1.4 GHz

ꢀ

Internal fixed crystal frequency

ensures high reliability and low

aging

Si5602

ꢀ

Available LVPECL, CMOS,

LVDS, and CML outputs

Industry-standard 5x7 mm

package

Pb-free/RoHS-compliant

1.8, 2.5, or 3.3 V supply

ꢀ

I C serial interface

3rd generation DSPLL with superior

jitter performance

3x better frequency stability than

SAW-based oscillators

ꢀ

Applications

Ordering Information:

ꢀ

SONET / SDH

xDSL

10 GbE LAN / WAN

ꢀ

Low-jitter clock generation

Optical modules

Clock and data recovery

See page 21.

Pin Assignments:

Description

See page 20.

The Si570 XO/Si571 VCXO utilizes Silicon Laboratories’ advanced DSPLL

circuitry to provide a low-jitter clock at any frequency. The Si570/Si571 are

user-programmable to any output frequency from 10 to 945 MHz and select

frequencies to 1400 MHz with <1 ppb resolution. The device is programmed

(Top View)

SDA

via an I C serial interface. Unlike traditional XO/VCXOs where a different

V_DD

crystal is required for each output frequency, the Si57x uses one fixed-

frequency crystal and a DSPLL clock synthesis IC to provide any-rate

frequency operation. This IC-based approach allows the crystal resonator to

provide exceptional frequency stability and reliability. In addition, DSPLL

clock synthesis provides superior supply noise rejection, simplifying the task

of generating low-jitter clocks in noisy environments typically found in

communication systems.

CLK–

CLK+

GND

SCL

Functional Block Diagram

Si570

CLK-

CLK+

V_DD

SDA

Any-rate

V_C

V_DD

Fixed

Frequency

10-1400 MHz

DSPLL^®Clock

Synthesis

SDA

SCL

CLK–

CLK+

Si571 only

GND

ADC

SCL

GND

Si571

V_C

Rev. 0.31 8/07

Si570/Si571

This information applies to a product under development. Its characteristics and specifications are subject to change without notice.

12 3 4 5 6 7...26

中文翻译

下载PDF

与571AAAFREQDG相关器件

型号	品牌	获取价格	描述	数据表
571AAAFREQDGR	SILICON	获取价格	LVPECL Output Clock Oscillator, 10MHz Min, 945MHz Max, ROHS COMPLIANT PACKAGE-8
571AAB000100DG	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAB000100DGR	SILICON	获取价格	Oscillator, 10MHz Min, 810MHz Max, 810MHz Nom
571AAB000107DG	SILICON	获取价格	Oscillator, 10MHz Min, 810MHz Max, 107MHz Nom
571AAB000112DG	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAB000112DGR	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAB000179DG	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAB000179DGR	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAC000115DG	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417
571AAC000115DGR	SILICON	获取价格	VCXO; DIFF/SE; I2C PROG; 10-1417

与571AAAFREQDG相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

571AAAFREQDG

571AAAFREQDG 技术参数

571AAAFREQDG 数据手册

与571AAAFREQDG相关器件

与571AAAFREQDG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

571AAAFREQDG

571AAAFREQDG 技术参数

571AAAFREQDG 数据手册

与571AAAFREQDG相关器件

与571AAAFREQDG相关文章

您还可以找

您在本页遇到什么问题？