502MIT

更新时间： 2024-11-11 13:04:43

品牌	Logo	应用领域
艾迪悌 - IDT		晶体时钟发生器微控制器和处理器外围集成电路光电二极管 PC
页数	文件大小	规格书
7页	182K
描述
Clock Generator, 190MHz, CMOS, PDSO8, 0.150 INCH, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

502MIT 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	0.150 INCH, SOIC-8
针数：	8	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.12	其他特性：	ALSO OPERATES AT 3.3V SUPPLY
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e0
长度：	4.9 mm	湿度敏感等级：	1
端子数量：	8	最高工作温度：	85 °C
最低工作温度：	-40 °C	最大输出时钟频率：	190 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
主时钟/晶体标称频率：	50 MHz	认证状态：	Not Qualified
座面最大高度：	1.75 mm	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	3.9 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

502MIT 数据手册

DATASHEET

LOCO™ PLL CLOCK MULTIPLIER

ICS502

Description

Features

The ICS502 LOCO is the most cost effective way to

• Packaged as 8-pin SOIC or die

• Pb (lead) free package

• IDT’s lowest cost PLL clock

• Zero ppm multiplication error

• Easy to cascade with ICS5xx series

• Input crystal frequency of 5 – 27 MHz

• Input clock frequency of 2 – 50 MHz

• Output clock frequencies up to 190 MHz

• Low jitter – 50 ps one sigma

• Compatible with all popular CPUs

• Duty cycle of 45/55 up to 160 MHz

• Operating voltages of 3.0 to 5.5 V

• 25 mA drive capability at TTL levels

• Industrial temperature version available

• Advanced, low-power CMOS process

generate a high-quality, high-frequency clock output and a

reference from a lower frequency crystal or clock input. The

name LOCO stands for Low Cost Oscillator, as it is

designed to replace crystal oscillators in most electronic

systems. Using Phase-Locked Loop (PLL) techniques, the

device uses a standard fundamental mode, inexpensive

crystal to produce output clocks up to 160 MHz.

Stored in the chip’s ROM is the ability to generate six

different multiplication factors, allowing one chip to output

many common frequencies (see table on page 2).

This product is intended for clock generation. It has low

output jitter (variation in the output period), but input to

output skew and jitter are not defined or guaranteed. For

applications which require defined input to output skew, use

the ICS570B.

Block Diagram

VDD

PLL Clock

CLK

Multiplier

Circuitry and

ROM

S1, S0

X1/ICLK

Crystal or

Crystal

Clock input

OScillator

REF

GND

IDT™ / ICS™ LOCO™ PLL CLOCK MULTIPLIER

ICS502

REV M 051310

12 3 4 5 6 7

中文翻译

下载PDF

与502MIT相关器件

型号	品牌	获取价格	描述	数据表
502MLF	IDT	获取价格	LOCOâ¢ PLL CLOCK MULTIPLIER
502MLFT	IDT	获取价格	SOIC-8, Reel
502R29N101JV3E	ETC	获取价格	SAFETY CERTIFIED CAPACITORS
502R29N101JV4E	ETC	获取价格	SAFETY CERTIFIED CAPACITORS
502R29N101JV4R	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC
502R29N101JV4T	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC
502R29N101JV4U	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC
502R29N101JV6E	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC
502R29N101JV6R	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC
502R29N101JV6T	ETC	获取价格	HIGH VOLTAGE SURFACE MOUNT MLCCS 250 - 5,000 VDC

与502MIT相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

502MIT

502MIT 技术参数

502MIT 数据手册

与502MIT相关器件

与502MIT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

502MIT

502MIT 技术参数

502MIT 数据手册

与502MIT相关器件

与502MIT相关文章

您还可以找

您在本页遇到什么问题？