ZL50061GAG2

更新时间： 2024-01-28 01:23:18

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		开关电信集成电路电信转换电路电信电路
页数	文件大小	规格书
99页	772K
描述
16 K-Channel Digital Switch with High Jitter Tolerance, Per Stream Rate Conversion (2, 4, 8, 16, or 32 Mbps), and 64 Inputs and 64 Outputs

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL50061GAG2 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	BGA,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.78
Is Samacsys：	N	JESD-30 代码：	S-PBGA-B272
JESD-609代码：	e1	长度：	27 mm
功能数量：	1	端子数量：	272
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装形状：	SQUARE	封装形式：	GRID ARRAY
峰值回流温度（摄氏度）：	NOT SPECIFIED	认证状态：	Not Qualified
座面最大高度：	2.54 mm	标称供电电压：	1.8 V
表面贴装：	YES	电信集成电路类型：	DIGITAL TIME SWITCH
温度等级：	INDUSTRIAL	端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	27 mm	Base Number Matches：	1

ZL50061GAG2 数据手册

ZL50060/1

Data Sheet

List of Tables

Table 1 - Per-stream Input and Output Data Rate Selection: Backplane and Local . . . . . . . . . . . . . . . . . . . . . . . 24

Table 2 - Local and Backplane Output Enable Control Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 3 - L/BCSTo Allocation of Channel Control Bits to Output Streams (Non-32 Mbps Mode). . . . . . . . . . . . . . 35

Table 4 - L/BCSTo Allocation of Channel Control Bits to Output Streams (32 Mbps Mode) . . . . . . . . . . . . . . . . . 39

Table 5 - Variable Range for Input Streams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 6 - Variable Range for Output Streams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 7 - Data Throughput Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 8 - Local and Backplane Connection Memory Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 9 - Local Connection Memory in Block Programming Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 10 - Backplane Connection Memory in Block Programming Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Table 11 - Address Map for Data and Connection Memory Locations (A14 = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Table 12 - Local Data Memory (LDM) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Table 13 - Backplane Data Memory (BDM) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Table 14 - LCM Bits for Non-32Mbps Source-to-Local Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Table 15 - LCM Bits for 32Mbps Source-to-Local Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Table 16 - BCM Bits for Non-32Mbps Source-to-Backplane Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Table 17 - BCM Bits for 32Mbps Source-to-Backplane Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Table 18 - Address Map for Registers (A14 = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Table 19 - Control Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Table 20 - Block Programming Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Table 21 - Bit Error Rate Test Control Register (BERCR) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table 22 - Local Input Channel Delay Register (LCDRn) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Table 23 - Local Input Channel Delay (LCD) Programming Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Table 24 - Local Input Bit Delay Register (LIDRn) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Table 25 - Local Input Bit Delay and Sampling Point Programming Table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Table 26 - Backplane Input Channel Delay Register (BCDRn) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Table 27 - Backplane Input Channel Delay (BCD) Programming Table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Table 28 - Backplane Input Bit Delay Register (BIDRn) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Table 29 - Backplane Input Bit Delay and Sampling Point Programming Table. . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Table 30 - Local Output Advancement Register (LOAR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Table 31 - Local Output Advancement (LOAR) Programming Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Table 32 - Backplane Output Advancement Register (BOAR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Table 33 - Backplane Output Advancement (BOAR) Programming Table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Table 34 - Local BER Start Send Register (LBSSR) Bits in Non-32 Mbps Mode. . . . . . . . . . . . . . . . . . . . . . . . . . 71

Table 35 - Local BER Start Send Register (LBSSR) Bits in 32 Mbps Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

Table 36 - Local BER Length Register (LTXBLR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 37 - Local Receive BER Length Register (LRXBLR) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 38 - Local BER Start Receive Register (LBSRR) Bits for Non-32 Mbps Mode . . . . . . . . . . . . . . . . . . . . . . 73

Table 39 - Local BER Start Receive Register (LBSRR) Bits for 32 Mbps Mode . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Table 40 - Local BER Count Register (LBCR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Table 41 - Backplane BER Start Send Register (BBSSR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 42 - Backplane Transmit BER Length (BTXBLR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 43 - Backplane Receive BER Length (BRXBLR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Table 44 - Backplane BER Start Receive Register (BBSRR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Table 45 - Backplane BER Count Register (BBCR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 46 - Local Input Bit Rate Register (LIBRR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 47 - Local Input Bit Rate (LIBR) Programming Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 48 - Local Output Bit Rate Register (LOBRR) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Zarlink Semiconductor Inc.

1...4 5 678 9 10...99

下载PDF

与ZL50061GAG2相关器件

型号	品牌	描述	获取价格	数据表
ZL50062	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (2, 4, 8, or 16Mbps), a	获取价格
ZL50062GAC	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (2, 4, 8, or 16Mbps), a	获取价格
ZL50063	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (32Mbps), and 32 Inputs	获取价格
ZL50063GAC	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (32Mbps), and 32 Inputs	获取价格
ZL50064	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (2, 4, 8, or 16Mbps), a	获取价格
ZL50064QCC	ZARLINK	16K-Channel Digital Switch with High Jitter Tolerance, Single Rate (2, 4, 8, or 16Mbps), a	获取价格

与ZL50061GAG2相关文章

TLP250光耦合器：资料手册参数分析
2024-05-09

5
DA14580 低功耗蓝牙系统级芯片(SoC)：资料手册参数分析
2024-05-09

6
INA226 高精度电流和功率监控器：资料手册参数分析
2024-05-09

7
SI2302 N沟道MOSFET：资料手册参数分析
2024-05-09

9

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50061GAG2

ZL50061GAG2 技术参数

ZL50061GAG2 数据手册

与ZL50061GAG2相关器件

与ZL50061GAG2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50061GAG2

ZL50061GAG2 技术参数

ZL50061GAG2 数据手册

与ZL50061GAG2相关器件

与ZL50061GAG2相关文章

您还可以找

您在本页遇到什么问题？