Datasheet > W40S12-24G

W40S12-24G

更新时间： 2024-11-16 21:20:03

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
10页	139K
描述
Low Skew Clock Driver, S Series, 16 True Output(s), 0 Inverted Output(s), CMOS, PDSO32, 0.300 INCH, SOIC-32

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

W40S12-24G 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	0.300 INCH, SOIC-32
针数：	32	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.88
系列：	S	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G32	JESD-609代码：	e0
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	16	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP32,.4
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
传播延迟（tpd）：	5 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.25 ns	座面最大高度：	2.65 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.5 mm	Base Number Matches：	1

W40S12-24G 数据手册

Preliminary

W40S12-24

Clock Buffer/Driver

Features

Key Specifications

• Seventeen skew controlled CMOS clock outputs

(SDRAM0:16)

Supply Voltages:

VDD = 3.3V±5%

0°C to +70°C

1.5V typical

VDD + 0.5V

0 to 133MHz

1.0 to 5.0ns

>1.5V/ns

Operating Temperature:

Input Threshold:

• Supports four SDRAM DIMMs

• Ideal for high performance systems designed around

440BX AGPset

Maximum Input Voltage:

Input Frequency:

• The I C Serial configuration interface

BUF_IN to SDRAM0:17 Propagation Delay:

Output Edge Rate:

• Clock Skew between any two outputs is less than 250 ps

• 1 to 5ns propagation delay

• DC to 133MHz operation

Output Clock Skew:

±250ps

• Single 3.3V supply voltage

Output Duty Cycle:

Output Impedance:

Output Type:

45/55% worst case

15 ohms typical

CMOS rail-to-rail

• Low power CMOS design packaged in a 32-pin, 300mil

SOIC (Small Outline Integrated Circuit)

Overview

The IC WORKS W40S12-24 is a low-voltage, seventeen-out-

put clock buffer. Output buffer impedance is approximately 15

ohms which is ideal for driving SDRAM DIMMs.

Table 1 Order Information

Freq. Mask

Part Number

Code

Package

G= SOIC (300 mils)

W40S12

-24

Figure 1 Block Diagram

Figure 2 Pin Diagram

VDD

SDRAM0

SDRAM1

GND

VDD

SDATA

SCLOCK

Serial Port

Device Control

SDRAM15

SDRAM14

GND

SDRAM0

SDRAM1

SDRAM2

SDRAM3

SDRAM4

SDRAM5

SDRAM6

VDD

SDRAM2

SDRAM3

GND

BUF_IN

SDRAM4

SDRAM5

SDRAM6

SDRAM7

SDRAM16

VDD

SDRAM13

SDRAM12

GND

VDD

SDRAM11

SDRAM10

SDRAM9

SDRAM8

GND

SCLOCK

SDRAM7

SDRAM8

SDRAM9

SDATA

BUF_IN

SDRAM10

SDRAM11

SDRAM12

SDRAM13

SDRAM14

SDRAM15

SDRAM16

Note: Internal pull-up resistor of 250K on SDATA, and

SCLOCK, inputs (not at CMOS level).

August 1998

Revision 0.7

IC WORKS · 3725 North First Street · San Jose, CA 95134-1700 · (408) 922-0202

12 3 4 5 6 7...10

中文翻译

下载PDF

与W40S12-24G相关器件

型号	品牌	获取价格	描述	数据表
W4120	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W4120EG5000	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W4120ER5000	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W4120GG3000	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W4120GG5000	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W4120GL5000	PULSE	获取价格	IP67 Active 6 Band GPS Antenna
W414	COSMO	获取价格	HIGH VOLTAGE, PHOTO MOS RELAY
W414A	COSMO	获取价格	HIGH VOLTAGE, PHOTO MOS RELAY
W415	ETC	获取价格	IEEE 802.11a/b/g Wireless Mini PCI
W4150GG3000	PULSE	获取价格	Interior Mount GPS GSM3G Antenna

与W40S12-24G相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

14
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

7
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

W40S12-24G

W40S12-24G 技术参数

W40S12-24G 数据手册

与W40S12-24G相关器件

与W40S12-24G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

W40S12-24G

W40S12-24G 技术参数

W40S12-24G 数据手册

与W40S12-24G相关器件

与W40S12-24G相关文章

您还可以找

您在本页遇到什么问题？