Datasheet > W18003G

W18003G

更新时间： 2024-11-24 21:12:07

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟光电二极管外围集成电路晶体
页数	文件大小	规格书
10页	187K
描述
28MHz, OTHER CLOCK GENERATOR, PDSO8, 0.150 INCH, PLASTIC, SOIC-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

W18003G 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP,
针数：	8	Reach Compliance Code：	unknown
风险等级：	5.84	其他特性：	ALSO OPERATES AT 5V SUPPLY
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e0
长度：	4.889 mm	湿度敏感等级：	1
端子数量：	8	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	28 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	220	主时钟/晶体标称频率：	28 MHz
认证状态：	Not Qualified	座面最大高度：	1.727 mm
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	TIN LEAD	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.8985 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

W18003G 数据手册

W180

Peak Reducing EMI Solution

Features

Table 1. Modulation Width Selection

• Cypress PREMIS™ family offering

W180-01, 02, 03

Output

W180-51, 52, 53

Output

SS%

• Generates an EMI optimized clocking signal at the

output

F_in> F_out> F_in– 1.25% F_in+ 0.625% > F_in> – 0.625%

F_in> F_out> F_in– 3.75% F_in+ 1.875% > F_in> –1.875%

• Selectable output frequency range

• Single 1.25% or 3.75% down or center spread output

• Integrated loop filter components

• Operates with a 3.3V or 5V supply

• Low power CMOS design

Table 2. Frequency Range Selection

W180 Option#

-01, 51

(MHz)

-02, 52

(MHz)

-03, 53

(MHz)

• Available in 8-pin SOIC (Small Outline Integrated

Circuit)

FS2 FS1

8 < F_IN< 10

N/A

Key Specifications

10 < F_IN< 15 10 < F_IN< 15

N/A

Supply Voltages:............................................V_DD= 3.3V±5%

or V_DD= 5V±10%

15 < F_IN< 18

18 < F_IN< 28

N/A

15 < F_IN< 18

18 < F_IN< 28

Frequency Range:...............................8 MHz < F_in< 28 MHz

Cycle to Cycle Jitter: ........................................300 ps (max.)

Selectable Spread Percentage:.................... 1.25% or 3.75%

Output Duty Cycle: ...............................40/60% (worst case)

Output Rise and Fall Time:...................................5 ns (max.)

Simplified Block Diagram

Pin Configurations

3.3V or 5.0V

SOIC

CLKIN or X1

NC or X2

GND

FS2

FS1

VDD

XTAL

SS%

CLKOUT

Input

Spread Spectrum

Output

W180

(EMI suppressed)

CLKIN or X1

NC or X2

GND

SSON#

FS1

VDD

SS%

CLKOUT

3.3V or 5.0V

Oscillator or

Reference Input

Spread Spectrum

W180

Output

(EMI suppressed)

Cypress Semiconductor Corporation

Document #: 38-07156 Rev. *B

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised October 5, 2005

12 3 4 5 6 7...10

中文翻译

下载PDF

与W18003G相关器件

型号	品牌	获取价格	描述	数据表
W180-03G	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-03GI	CYPRESS	获取价格	Clock Generator, 28MHz, CMOS, PDSO8, 0.150 INCH, PLASTIC, SOIC-8
W180-03GT	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-51G	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-51GT	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-52G	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-52GT	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-53G	CYPRESS	获取价格	Peak Reducing EMI Solution
W180-53GT	CYPRESS	获取价格	Peak Reducing EMI Solution
W181	CYPRESS	获取价格	Peak Reducing EMI Solution

与W18003G相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

38
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

30
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

58
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

54

产品中心

服务支持

精选活动

关于我们

帮助中心

W18003G

W18003G 技术参数

W18003G 数据手册

与W18003G相关器件

与W18003G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

W18003G

W18003G 技术参数

W18003G 数据手册

与W18003G相关器件

与W18003G相关文章

您还可以找

您在本页遇到什么问题？