Datasheet > UPD46184184BF1-E40Y-EQ1

UPD46184184BF1-E40Y-EQ1

更新时间： 2024-01-03 03:23:20

品牌	Logo	应用领域
瑞萨 - RENESAS		时钟双倍数据速率静态存储器内存集成电路
页数	文件大小	规格书
32页	563K
描述
DDR SRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

UPD46184184BF1-E40Y-EQ1 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	13 X 15 MM, LEAD FREE, PLASTIC, BGA-165	Reach Compliance Code：	compliant
风险等级：	5.84	最长访问时间：	0.45 ns
最大时钟频率 (fCLK)：	250 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B165	长度：	15 mm
内存密度：	18874368 bit	内存集成电路类型：	DDR SRAM
内存宽度：	18	功能数量：	1
端子数量：	165	字数：	1048576 words
字数代码：	1000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	1MX18	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装等效代码：	BGA165,11X15,40	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, LOW PROFILE	并行/串行：	PARALLEL
电源：	1.5/1.8,1.8 V	认证状态：	Not Qualified
座面最大高度：	1.46 mm	最大待机电流：	0.5 A
最小待机电流：	1.7 V	子类别：	SRAMs
最大压摆率：	0.52 mA	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
宽度：	13 mm	Base Number Matches：	1

UPD46184184BF1-E40Y-EQ1 数据手册

浏览型号UPD46184184BF1-E40Y-EQ1的Datasheet PDF文件第2页

浏览型号UPD46184184BF1-E40Y-EQ1的Datasheet PDF文件第3页

浏览型号UPD46184184BF1-E40Y-EQ1的Datasheet PDF文件第4页

浏览型号UPD46184184BF1-E40Y-EQ1的Datasheet PDF文件第5页

浏览型号UPD46184184BF1-E40Y-EQ1的Datasheet PDF文件第6页

Datasheet

μPD46184184B

R10DS0120EJ0200

Rev.2.00

18M-BIT DDR II SRAM

4-WORD BURST OPERATION

Nov 09, 2012

Description

The μPD46184184B is a 1,048,576-word by 18-bit synchronous double data rate static RAM fabricated with

advanced CMOS technology using full CMOS six-transistor memory cell.

The μPD46184184B integrate unique synchronous peripheral circuitry and a burst counter. All input

registers controlled by an input clock pair (K and K#) are latched on the positive edge of K and K#.

These products are suitable for application which require synchronous operation, high speed, low voltage,

high density and wide bit configuration.

These products are packaged in 165-pin PLASTIC BGA.

Features

• 1.8 0.1 V power supply

• 165-pin PLASTIC BGA (13 x 15)

• HSTL interface

• PLL circuitry for wide output data valid window and future frequency scaling

• Pipelined double data rate operation

• Common data input/output bus

• Two-tick burst for low DDR transaction size

• Two input clocks (K and K#) for precise DDR timing at clock rising edges only

• Two output clocks (C and C#) for precise flight time

and clock skew matching-clock and data delivered together to receiving device

• Internally self-timed write control

• Clock-stop capability. Normal operation is restored in 20 μs after clock is resumed.

• User programmable impedance output (35 to 70 Ω)

• Fast clock cycle time : 3.3 ns (300 MHz), 4.0 ns (250 MHz)

• Simple control logic for easy depth expansion

• JTAG 1149.1 compatible test access port

R10DS0120EJ0200 Rev.2.00

Nov 09, 2012

Page 1 of 32

12 3 4 5 6 7...32

下载PDF

与UPD46184184BF1-E40Y-EQ1相关器件

型号	品牌	描述	获取价格	数据表
UPD46184184BF1-E40Y-EQ1-A	RENESAS	DDR SRAM	获取价格
UPD46184185BF1-E33-EQ1	RENESAS	DDR SRAM	获取价格
UPD46184185BF1-E33Y-EQ1-A	RENESAS	UPD46184185BF1-E33Y-EQ1-A	获取价格
UPD46184185BF1-E40-EQ1-A	RENESAS	UPD46184185BF1-E40-EQ1-A	获取价格
UPD46184185BF1-E40Y-EQ1-A	RENESAS	QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray	获取价格
UPD46184362BF1-E33-EQ1	RENESAS	DDR SRAM	获取价格

与UPD46184184BF1-E40Y-EQ1相关文章

MAX3485芯片手册参数分析及替代型号推荐
2024-05-28

2
ADXL345传感器工作原理、参数分析、引脚说明
2024-05-27

26
一文带你了解，DAC0832工作原理、输出电压范围、分辨率等参数
2024-05-27

9
ACS712电流检测使用指南及资料手册参数分析
2024-05-27

8

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD46184184BF1-E40Y-EQ1

UPD46184184BF1-E40Y-EQ1 技术参数

UPD46184184BF1-E40Y-EQ1 数据手册

与UPD46184184BF1-E40Y-EQ1相关器件

与UPD46184184BF1-E40Y-EQ1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD46184184BF1-E40Y-EQ1

UPD46184184BF1-E40Y-EQ1 技术参数

UPD46184184BF1-E40Y-EQ1 数据手册

与UPD46184184BF1-E40Y-EQ1相关器件

与UPD46184184BF1-E40Y-EQ1相关文章

您还可以找

您在本页遇到什么问题？