5秒后页面跳转
捷配首页

Datasheet > 微控制器和处理器 > 微控制器> TS80C31X2-MLAR
TS80C31X2-MLAR PDF预览

TS80C31X2-MLAR

更新时间： 2024-02-17 21:46:03
品牌 Logo 应用领域
爱特美尔 - ATMEL 微控制器
页数 文件大小 规格书
42页 565K
描述
8-bit CMOS Microcontroller ROMless

阅读下载

获取价格

TS80C31X2-MLAR 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：QFP包装说明：LQFP,
针数：44Reach Compliance Code：compliant
ECCN代码：3A991.A.2HTS代码：8542.31.00.01
风险等级：5.65Is Samacsys：N
具有ADC：NO地址总线宽度：16
位大小：8最大时钟频率：40 MHz
DAC 通道：NODMA 通道：NO
外部数据总线宽度：8JESD-30 代码：S-PQFP-G44
JESD-609代码：e3长度：10 mm
I/O 线路数量：32端子数量：44
最高工作温度：70 °C最低工作温度：
PWM 通道：NO封装主体材料：PLASTIC/EPOXY
封装代码：LQFP封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE峰值回流温度（摄氏度）：260
认证状态：Not Qualified座面最大高度：1.6 mm
速度：40 MHz最大供电电压：5.5 V
最小供电电压：4.5 V标称供电电压：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：MATTE TIN
端子形式：GULL WING端子节距：0.8 mm
端子位置：QUAD处于峰值回流温度下的最长时间：40
宽度：10 mmuPs/uCs/外围集成电路类型：MICROCONTROLLER
Base Number Matches：1

TS80C31X2-MLAR 数据手册

 浏览型号TS80C31X2-MLAR的Datasheet PDF文件第3页浏览型号TS80C31X2-MLAR的Datasheet PDF文件第4页浏览型号TS80C31X2-MLAR的Datasheet PDF文件第5页浏览型号TS80C31X2-MLAR的Datasheet PDF文件第7页浏览型号TS80C31X2-MLAR的Datasheet PDF文件第8页浏览型号TS80C31X2-MLAR的Datasheet PDF文件第9页 
TS80C31X2  
6. TS80C31X2 Enhanced Features  
In comparison to the original 80C31, the TS80C31X2 implements some new features, which are:  
•
•
•
•
•
•
The X2 option.  
The Dual Data Pointer.  
The 4 level interrupt priority system.  
The power-off flag.  
The ONCE mode.  
Enhanced UART  
6.1 X2 Feature  
The TS80C31X2 core needs only 6 clock periods per machine cycle. This feature called ”X2” provides the following  
advantages:  
● Divide frequency crystals by 2 (cheaper crystals) while keeping same CPU power.  
● Save power consumption while keeping same CPU power (oscillator power saving).  
● Save power consumption by dividing dynamically operating frequency by 2 in operating and idle modes.  
● Increase CPU power by 2 while keeping same crystal frequency.  
In order to keep the original C51 compatibility, a divider by 2 is inserted between the XTAL1 signal and the main  
clock input of the core (phase generator). This divider may be disabled by software.  
6.1.1 Description  
The clock for the whole circuit and peripheral is first divided by two before being used by the CPU core and  
peripherals. This allows any cyclic ratio to be accepted on XTAL1 input. In X2 mode, as this divider is bypassed,  
the signals on XTAL1 must have a cyclic ratio between 40 to 60%. Figure 1. shows the clock generation block  
diagram. X2 bit is validated on XTAL1÷2 rising edge to avoid glitches when switching from X2 to STD mode.  
Figure 2. shows the mode switching waveforms.  
XTAL1:2  
2
state machine: 6 clock cycles.  
CPU control  
XTAL1  
0
1
FXTAL  
FOSC  
X2  
CKCON reg  
Figure 1. Clock Generation Diagram  
6
Rev. C - 15 January, 2001  
 
1...3456789...42

下载PDF

与TS80C31X2-MLAR相关器件

型号 品牌 描述 获取价格 数据表
TS80C31X2-MLBB ATMEL 8-bit CMOS Microcontroller ROMless

获取价格
TS80C31X2-MLBD ATMEL 8-bit CMOS Microcontroller ROMless

获取价格
TS80C31X2-MLBR ATMEL 8-bit CMOS Microcontroller ROMless

获取价格
TS80C31X2-MLCB ATMEL 8-bit CMOS Microcontroller ROMless

获取价格
TS80C31X2-MLCD ATMEL 8-bit CMOS Microcontroller ROMless

获取价格
TS80C31X2-MLCR ATMEL 8-bit CMOS Microcontroller ROMless

获取价格

与TS80C31X2-MLAR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证