5秒后页面跳转
捷配首页

Datasheet > SN74LV273ADBLE
SN74LV273ADBLE PDF预览

SN74LV273ADBLE

更新时间： 2024-11-20 21:13:47
品牌 Logo 应用领域
德州仪器 - TI 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
8页 149K
描述
LV/LV-A/LVX/H SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, SSOP-20

阅读下载

中文翻译

获取价格

SN74LV273ADBLE 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SSOP包装说明：SSOP, SSOP20,.3
针数：20Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.34
系列：LV/LV-A/LVX/HJESD-30 代码：R-PDSO-G20
长度：7.2 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大频率@ Nom-Sup：45000000 Hz
最大I（ol）：0.006 A位数：8
功能数量：1端子数量：20
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装等效代码：SSOP20,.3
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：3.3 VProp。Delay @ Nom-Sup：19.5 ns
传播延迟（tpd）：25 ns认证状态：Not Qualified
座面最大高度：2 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：5.3 mm
最小 fmax：100 MHzBase Number Matches：1

SN74LV273ADBLE 数据手册

 浏览型号SN74LV273ADBLE的Datasheet PDF文件第2页浏览型号SN74LV273ADBLE的Datasheet PDF文件第3页浏览型号SN74LV273ADBLE的Datasheet PDF文件第4页浏览型号SN74LV273ADBLE的Datasheet PDF文件第5页浏览型号SN74LV273ADBLE的Datasheet PDF文件第6页浏览型号SN74LV273ADBLE的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢇ ꢈ ꢉ ꢀꢁ ꢇꢃ ꢄꢅ ꢆꢇ ꢈ  
ꢊ ꢋꢌꢍꢄ ꢎꢏꢌ ꢐꢑ ꢒ ꢓ ꢄ ꢔꢑ ꢏ ꢓꢄꢊ ꢑ ꢀ  
ꢕ ꢔꢌꢖ ꢋ ꢄꢒ ꢍꢗ  
SCLS195B − FEBRUARY 1993 − REVISED APRIL 1996  
SN54LV273 . . . J OR W PACKAGE  
SN74LV273 . . . DB, DW, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
EPIC (Enhanced-Performance Implanted  
CMOS) 2-µ Process  
Typical V  
< 0.8 V at V  
(Output Ground Bounce)  
OLP  
T = 25°C  
CC,  
A
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
13  
12  
11  
CLR  
1Q  
1D  
2D  
2Q  
3Q  
3D  
4D  
4Q  
V
CC  
Typical V  
(Output V  
Undershoot)  
8Q  
8D  
7D  
7Q  
6Q  
6D  
5D  
5Q  
CLK  
OHV  
OH  
> 2 V at V , T = 25°C  
CC  
A
ESD Protection Exceeds 2000 V Per  
MIL-STD-883C, Method 3015; Exceeds  
200 V Using Machine Model  
(C = 200 pF, R = 0)  
D
D
Latch-Up Performance Exceeds 250 mA  
Per JEDEC Standard JESD-17  
GND  
Package Options Include Plastic  
Small-Outline (DW), Shrink Small-Outline  
(DB), Thin Shrink Small-Outline (PW),  
Ceramic Flat (W) Packages, Chip Carriers  
(FK), and (J) 300-mil DIPs  
SN54LV273 . . . FK PACKAGE  
(TOP VIEW)  
description  
3
2
1
20 19  
18  
These octal D-type flip-flops are designed for  
2.7-V to 5.5-V V operation.  
4
5
6
7
8
2D  
2Q  
3Q  
3D  
4D  
8D  
7D  
7Q  
6Q  
6D  
17  
16  
15  
14  
CC  
The ’LV273 are positive-edge-triggered flip-flops  
with direct clear (CLR) input. Information at  
the data (D) inputs meeting the setup time  
requirements is transferred to the Q outputs on the  
positive-going edge of the clock pulse. Clock  
triggering occurs at a particular voltage level and  
is not directly related to the transition time of the  
positive-going pulse. When the clock (CLK) input  
is at either the high or low level, the D-input signal  
has no effect at the output.  
9 10 11 12 13  
The SN74LV273 is available in TI’s shrink small-outline package (DB), which provides the same I/O pin count  
and functionality of standard small-outline packages in less than half the printed-circuit-board area.  
The SN54LV273 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
SN74LV273 is characterized for operation from −40°C to 85°C.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
EPIC is a trademark of Texas Instruments Incorporated.  
Copyright 1996, Texas Instruments Incorporated  
ꢘ ꢁ ꢄꢒꢀꢀ ꢊ ꢌꢖ ꢒꢗꢕ ꢔꢀ ꢒ ꢁ ꢊꢌꢒꢎ ꢙꢚ ꢛꢜ ꢝꢞꢟ ꢠꢡꢢ ꢣꢙ ꢟꢞ ꢣꢙꢤ ꢛꢣꢜ ꢑꢗ ꢊ ꢎ ꢘ ꢋꢌ ꢔꢊ ꢁ  
ꢙ
ꢎ
ꢍ
ꢌ
ꢍ
ꢛꢣ  
ꢥ
ꢞ
ꢦ
ꢡ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢟ
ꢠ
ꢦ
ꢦ
ꢢ
ꢣ
ꢙ
ꢤ
ꢜ
ꢞ
ꢥ
ꢧ
ꢠ
ꢨ
ꢩ
ꢛ
ꢟ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢝ
ꢤ
ꢢ
ꢪ
ꢑ
ꢦ
ꢞ
ꢝ
ꢠ
ꢟ
ꢙ
ꢜ
ꢟ
ꢞ
ꢣ
ꢥ
ꢞ
ꢦ
ꢡ
ꢙ
ꢞ
ꢜ
ꢧ
ꢢ
ꢟ
ꢛ
ꢥꢛ  
ꢟ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢜ
ꢧ
ꢢ
ꢦ
ꢙ
ꢚ
ꢢ
ꢙ
ꢢ
ꢦ
ꢡ
ꢜ
ꢞ
ꢥ
ꢌꢢꢫ  
ꢤ
ꢜ
ꢔ
ꢣ
ꢜ
ꢙ
ꢦ
ꢠ
ꢡ
ꢢ
ꢣ
ꢙ
ꢜ
ꢜ
ꢙ
ꢤ
ꢣ
ꢝ
ꢤ
ꢦ
ꢝ
ꢬ
ꢤ
ꢦ
ꢦ
ꢤ
ꢣ
ꢙ
ꢭ
ꢪ
ꢑ
ꢦ
ꢞ
ꢝ
ꢠ
ꢟ
ꢙ
ꢛ
ꢞ
ꢣ
ꢧꢤ ꢦ ꢤ ꢡ ꢢ ꢙ ꢢ ꢦ ꢜ ꢪ  
ꢧ
ꢦ
ꢞ
ꢟ
ꢢ
ꢜ
ꢜ
ꢛ
ꢣ
ꢮ
ꢝ
ꢞ
ꢢ
ꢜ
ꢣ
ꢞ
ꢙ
ꢣ
ꢢ
ꢟ
ꢢ
ꢜ
ꢜ
ꢤ
ꢦ
ꢛ
ꢩ
ꢭ
ꢛ
ꢣ
ꢟ
ꢩ
ꢠ
ꢝ
ꢢ
ꢙ
ꢢ
ꢜ
ꢙ
ꢛ
ꢣ
ꢮ
ꢞ
ꢥ
ꢤ
ꢩ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
12345678

中文翻译

下载PDF

与SN74LV273ADBLE相关器件

型号 品牌 获取价格 描述 数据表
SN74LV273ADBR TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADBRE4 TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADBRG4 TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADGSR TI

获取价格

 		具有清零端的八路 D 类触发器 | DGS | 20 | -40 to 125
SN74LV273ADGV TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADGVR TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADGVRE4 TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADGVRG4 TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADW TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SN74LV273ADWE4 TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR

与SN74LV273ADBLE相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证